余3码转换成2421 BCD 码.docVIP

课程设计任务书 学生姓名： 许玉林 学生专业班级： 计算机0902班 指导教师 ： 陈建军 课 程 设 计 内 容 所用时间 1 设计余3码转换成2421 BCD 码电路 1天 2 电路连接、调试和测试 3天 3 分析总结设计，撰写课程设计 1天 合计 5天 课程设计正文 一、根据要求列出真值表。在该课程设计中，余3码有0011~1100十种输入，另外0000~0010和1101~1111六种输入是不可能发生的。因此~和~是该实验中的无关小项。根据课程设计要求列出的真值表如表1-1所示。 表1-1 真值表 余3码 2421 BCD码 A B C D Y1 Y2 Y3 Y4 0 0 0 0 d d d d 0 0 0 1 d d d d 0 0 1 0 d d d d 0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 1 0 0 1 1 0 0 0 1 1 0 1 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 0 1 d d d d 1 1 1 0 d d d d 1 1 1 1 d d d d 二、写出函数逻辑表达式 化简逻辑函数、、和。图1-11是课程设计题目的卡诺图。卡诺图a、b、c、d中的无关小项填入“d”,然后在小方格上填“1”，再进行逻辑函数的化简。逻辑函数、、和化简如下所示。 A B C D 00 01 11 10 0 0 d 0 1 1 0 1 d 0 d 1 1 1 0 0 d 1 1 0 d 0 d 1 A B C D 00 01 11 10 0 0 d 0 1 0 0 1 d 0 d 1 1 1 0 1 d 1 1 0 d 0 d 1 A B C D 00 01 11 10 0 0 d 0 1 1 0 1 d 1 d 0 1 1 0 0 d 1 1 0 d 1 d 0 A B C D 00 01 11 10 0 0 d 1 1 1 0 1 d 0 d 0 1 1 0 0 d 0 1 0 d 1 d 1 图1-11 卡诺图及其化简 三、画出组合逻辑电路图（见图1-12） 图1-12 组合逻辑电路图 四、在逻辑电路图中标出集成电路引脚 其对应逻辑图标上引脚后如下图1-13： 五、逻辑电路线路连接 1、因为是4个输入和4个输出。那么就可以将电路板上的4个灯作为输入信号，把剩下的4个灯作为输出信号（说明：这里，将前4个灯作为输入信号，将后4个灯作为输出信号）如图1-14所示： 2、信号灯中，灯亮则表示为“0”，灯不亮则表示为“1”。 六、课程设计结果分析、小结及心得体会 结果分析： 此课程设计中只有最后在电路板上连接时，由于线路接触问题，所以导致有少数几组结果有时能正常显示，有时不能正常显示（如图1-15左图），但大部分结果能正常显示（如图1-14、图1-15右图和图1-16）。 课程设计小结及心得体会 1．通过此次课程设计，是我学会了运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同步时序逻辑电路的设计方法，设计余3码转换成2421 BCD 码，在画出课程设计图时，应该尽量使“门”元件对整齐，保证美观。 3．将74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的余3码转换成2421 BCD 码电路图中标上引脚号时，可以直接只标统一类别的编码即可，这样可以使图更加简明、清晰。 4．在试验设备上，使用74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试余3码转换成2421 BCD 码电路时，每连一根线都在本子上几下其线脚在实验板上的位置及标明其表示的意思。这样才能有序地进行实验（如图1-16）。 5、通过此课程设计，更加加深了对数字逻辑这门课程的理解，了解了其重要性。 本科生课程设计成绩评定表 班级：计算机0902班　 姓名：许玉林　　学号：0120910340213