指令级并行技术最新进展-EPIC架构处理器.doc

指令级并行技术最新进展——EPIC结构处理器 摘 要 本文介绍了当今微处理器设计中基于指令级并行的EPIC技术，并在此基础上分析了高性能微处理器安腾(Itanium)的体系结构特征和几种提高指令级并行的关键技术，最后是对该技术发展的个人设想。 关键词：指令级并行、EPIC、安腾(Itanium) 简 介 随着计算机技术的迅速发展，微处理器的性能已经有了巨大提高，但是由于新应用的产生，人们对于微处理器性能的要求也越来越高。在微处理器体系结构研究中，为了充分提高其处理性能，主要采用了指令级并行技术(ILP)，指令级并行度的提高对程序运行速度至为关键。本文主要探讨目前最受关注的EPIC 结构处理器在提高指令级并行度的一些特点，最后是对该技术作出合理展望。 1 EPIC产生背景 - 前几年，人们着力于用一种方法来使CPU在每一时钟周期能完成更多的操作数，这便是使用流水线和超标量(多条流水线)结构的方法，也正是 RISC使用的方法。但由于RISC (Reduced Instruction Set Computing) 在并行计算上仍存在不足之处，从而导致EPIC (Explicitly Parallel Instruction Computing) 的崛起。正像 RISC对CISC (Complex Instruction Set Computing) 是一场革命一样，EPIC的崛起对RISC也是一场革命。- 除此之外，集成电路制造技术的逐步成熟也对EPIC产生有推动作用，它能在一个芯片上集成上亿个晶体管，因而能够实现更多的功能单元，克服RISC存在的局限，这就为EPIC的崛起进一步提供了可能。 2 IA-64与安腾（Itanium） IA (Intel Architecture) 是英特尔体系的简称，而IA-64是Intel推出的64位处理器，其物理结构和工作机理与以前的IA-32 CPU完全不同。为了达到更高的性能，处理器不仅要能更快地执行指令，而且还要在每个周期中执行更多的指令，即通常所说的“并行执行” 。也就是提高处理器的总体性能。在传统的系统架构下，处理器的性能并没有得到充分发挥。 在IA-64架构中英特尔和惠普联合定义了一种被称作“显性并行指令计算”(EPIC)的系统架构技术。此软件技术能在原有的条件下获得最大限度的并行计算能力，并以明显的方式传达给硬件。EPIC技术支持的IA-64架构，打破了传统架构的顺序执行限制，使并行能力达到了新的水平。预测、判断功能与显性并行功能的创新应用令EPIC技术也打破了传统架构的局限性 (如：错误预测分支、存储等待等) ，使各种运行都在业界领先。而这些概念不能直接加到现有的系统架构上，必须创立一个新的系统架构，即IA-64。 因此，英特尔公司的安腾(Itanium)之所以引起广泛关注，就是因为它是基于IA-64的第一个微处理器，更是首个旨在充分利用并执行指令的主流系统架构。 3 基于EPIC结构的IA-64处理器并行性关键技术 EPIC既不是RISC，也不是CISC，而是一种吸收了CISC和RISC两者长处的全新的体系结构。而采用EPIC技术的安腾处理器技术特点主要体现在以下几个方面： 显式并行指令计算(EPIC)技术 安腾的指令中设计了属性字段，用于指明哪些指令可以并行执行。这些属性信息并不是在指令执行过程中由处理机判定后获得的，而是由编译程序在编译时通过对源代码的分析获取指令级的并行性信息，并填写到执行代码中。这就是所谓显式并行的概念。 EPIC技术则充分利用现代编译程序强大的对程序执行过程的调度能力，由专用的EPIC编译器首先分析源代码，根据指令之间的依赖关系最大限度地挖掘指令级的并行性，从而确定哪些指令可以并行执行，然后把并行指令放在一起并重新排序，提取并调度其指令级的并行，并将这种并行性通过属性字段“显式”地告知指令执行部件。 超长指令字(VLIW)技术 超长指令字(VLIW)技术是提高计算机系统并行性的有效手段。VLIW系统中指令字长可多达几百位，编译器经过优化，能将多条能够并行执行的指令合并成一个具有多个操作码的超长指令字，控制多个独立的功能部件工作。 分支推断技术 推断技术能将传统的“ if、then、else”等分支结构转变为无分支的顺序/并行代码，以避免由于错误预测分支而付出代价。当处理机在运行中遇到分支时，它并不是进行传统的分支预测并选择可能性最大的一个分支执行，而是按分支的所有可能的后续路径开始并行执行多段代码并暂存各段代码的执行结果，直到处理机能够确认分支转移与否的条件是真是假时，处理机再把应该选择的路径上的指令执行结果保留下来。 采用了推断技术后，原有的转移指令被转换成条件执行指令