实验二先进先出实验.pptVIP

计算机组成原理 2、先进先出（FIFO）存储器 二、实验原理 四、实验步骤 四、实验步骤 1编写cpld芯片设计程序 按照上述功能要求及管脚说明，进行CPLD 芯片设计，首先设计FIFO 单元模块，然后新建一个文件，选择Block Diagram/Schematic File 设计方式，如图2.2-2构建设计文件。 2. 编译所设计的程序，并将生成的POF 文件下载至MAXII EPM570T100C5 中。 实验操作步骤 接线图中OO1、OO2、OOE1、OOE2、OOEE1、OOEE2 是六个观察记数的指示灯，其中OO1、OO2 是写信号记数，OOE1、OOE2 是读信号记数，OOEE1、OOEE2 是FIFO 中的数据个数。FULL 及EMPTY 是满和空标志灯。 实验时，将SWITCH UNIT 单元中的SW-B 开关置为“0”，然后拨动系统右下脚的CLR(1-0-1)清零开关使读、写信号记数清零。给INPUT DEVICE 单元中置一个数，按动START，此时将该数写入到FIFO 中，依次写四次后，FULL 满标志置位。此时再也写不进去；然后连续按动KK2 读信号，将顺序读出所存的四个数，数据总线显示灯及OUTPUT UNIT 单元中的数码管显示所读出的数据。四个数全部读出后，EMPTY 空标志置位。检查执行结果是否与理论值一致。 三．思考题 运算器主要由哪些器件组成？怎样连接这些器件？ 如何设置让ALU实现加1和减1运算？ * 计算机组成原理实验 实验二存储器实验 2、先进先出（FIFO）存储器实验 一、实验目的： 了解及掌握先进先出（FIFO）存储器的工作特性及其读写方法. 本实验用MAXII EPM570T100C5 芯片来实现一个简单的8 位×4 的FIFO。 2、先进先出（FIFO）存储器 实验接线图 需要连接的控制信号用圆圈标明 * * * *