电梯论文2.docVIP

基于FPGA的智能化电梯控制器的设计 王彦 张清明 田丹丹 （南华大学 电气工程学院 湖南 衡阳 421001） 摘 要：本文介绍了采用FPGA设计的智能化电梯控制器的设计。给出了利用VHDL硬件描述语言设计的控制部分程序，并下载到Xilinx公司的SpartanⅡ系列的XC2S2005PQ-208目标芯片上调试通过。由分频模块、状态控制模块、显示模块和模拟门模块四个模块构成的电梯自动控制系统中融入了“智能化”的调度规则，譬如开/关门自动保护功能、超载提示功能、“看门狗”电路等诸多“人性化”的设计，经实际测试证明该方法行之有效，实用价值高，可行性强。 关键字：电梯控制器 FPGA VHDL 智能调度控制 中图分类号:TP332.3 文献标识码:B Design of the Intellectualized Elevator Controller Based on FPGA Wangyan Zhang Qingming Tian Dandan (Electric Engineering College NanHua University Hengyang 421001 Hunan,China) Abstract：This paper introduces the design of the Intellectualized Elevator Controller based on FPGA. It gives the program compiled by VHDL which is downloaded into the subject chip of XC2S2005PQ-208, SpartanⅡSeries, Xilinx Co. The control system of elevator is constructed by frequency division modes、control modes、display modes and simulative door modes .Itintellectualized scheduler, such as the function of auto-protector, overweight alarm and watchdog circuit. It is proved to be reliable and of high value and high feasibility after testing.. Keyword：elevator controller FPGA VHDL intellectualized control 1.引言 在现代社会和经济活动中,电梯高层建筑中不可缺少的运输设备已城市物质文明的一种标志电梯发展算机、通讯技术的发展,计算机模拟技术越来越广范地应用于电梯工程的被依次写入1（原全为0，到达一个楼层时写入），将此10位数据与用户请求信息相或之后送状态机判断。同样，当电梯往下走时，寄存器从高位写起。图3为其波形仿真图。 图2 状态转换图 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity state_change is Port (clk,reset,go :in std_logic;requst : in std_logic_vector( 9 downto 0); indicator1 : out integer range -1 to 10;open_door :out std_logic_vector(9 downto 0); requst_return : out std_logic_vector( 9 downto 0)); end state_change; architecture Behavioral of state_change is type state is (up_state,down_state,stop_wait,start_state); signal current_state,previous_state :state;signal up_down : integer range 0 to 2; signal number : integer range 0 to 9;signal test_requst :std_logic_vector(9 down