吉大数电课件第五章触发器.pptVIP

列出真值表 数字电子技术 第19讲 数字电子技术 第20讲 数字电子技术 第21讲 G5 D S R G3 G4 G6 G1 G2 Q 置0阻塞线 ① ② ③ 置1维持线 置0维持线 置1阻塞线 1D CLK D CP=0时，D信号存入G6、G5门，需2tpd时间， G3、G4门封锁，电路保持原态； 当CP 时，需1tpd时间D存入G3、G4门，触发器接收D端数据，维持阻塞线②反馈，D再改变，不影响Q状态。 CP=1期间，即使D发生变化，电路状态也不随之发生变化。 克服在CLK=1期间触发器的多次翻转现象 特点： 1、上升沿触发； 2、触发后电路次态同输入信号D； 3、输入信号D必须先于CP上升沿前送到。 2.维持阻塞边沿触发器 上升沿触发 带异步置位、复位端和多输入端的维持阻塞D触发器 G5 S R G3 G4 G6 G1 G2 电路结构 S R 1D C1 S R 1D C1 逻辑图形符号 多输入端 低电平有效 M N G2 G3 G5 G6 G1 G4 G7 G8 SR锁存器 输入控制门 输入控制门G7、G8的传输延迟时间大于SR锁存器的翻转时间。 3.利用传输延迟时间的边沿触发器 下降沿触发 特性表 在CP下降沿产生翻转，翻转方向决定于CP下降前瞬间的J、K输入信号。它只要求输入信号在CP下降沿到达之前，在G7、G8转换过程中保持不变，而在CP=0及CP=1期间，J、K信号的任何变化都不会影响触发器的输出。这种触发器比维持阻塞式触发器在数据输入端具有更强的抗干扰能力。 例：画出带异步置位端主从J-K触发器的输出波形： 边沿触发器动作特点: 触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。 边沿触发器有效地提高了触发器的抗干扰能力，因而也提高了电路的工作可靠性。 集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 集成边沿JK触发器 ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意 Q’1 Q1 CP D C1 1D (a) (b) S C1 R 1D CP Q’2 Q2 解： 例、设触发器初态为 0，试对应输入波形画出 Q1、Q2 的波形。 D CP Q1 Q2 D 触发器特性方程为 Q* = D 功能是翻转 因此 C1 1 0 C1 该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。 5.6 触发器的逻辑功能及其描述方法 按逻辑功能可分为 SR触发器 T和T触发器 JK触发器 D触发器 5.6.1 触发器按逻辑功能的分类 SR触发器 SR触发器的特性表 S R Q ※ 0 0 Q 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 × 1 1 1 × SR触发器的状态转换图 0 1 S =1 R =0 S =0 R =1 S =× R =0 S =0 R =× 0 0状态 1 1状态 (约束条件) 特性方程 JK触发器的特性表 J K Q ※ 0 0 Q 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 特性方程 J KQ 00 01 11 10 0 1 0 1 0 0 1 0 1 1 状态转换图 0 1 J =1 K = × J = × K =1 J =× K =0 J =0 K =× JK触发器 主讲教师：康晓涛　　　　　　　　　　　　　　　　学时：48 特性方程 0 1 T =1 T=1 T=0 T=0 T触发器的特性表 T Q ※ 0 Q 0 0 0 1 1 1 0 1 1 1 0 保持 状态 翻转 1T C1 Q CLK T T触发器 状态转换图 当T=1时，称为T′触发器。 特性方程 0 1 D =1 D=0 D=1 D=0 D触发器的特性表 D Q ※ 0 Q 0 0 0 1 0 1 0 1 1 1 1 置0 状态 置1 D触发器 状态转换图 1D C1