基于FPGA核心控制板的PCB抗电磁干扰设计.docVIP

基于FPGA核心控制板的PCB抗电磁干扰设计 　　摘要：随着FPGA控制系统的时钟频率、元件数量与布线密度的增加，控制系统PCB板自身产生的电磁干扰问题日益严重。本文以时钟频率为50MHz的FPGA核心控制板存在的电磁干扰问题为导向，基于Altium Designer Summer 09的PCB设计平台，从PCB板层结构、布线、去耦、敏感信号处理、敷铜、电源与接地等方面进行抗电磁干扰设计，提高FPGA核心控制板运行的稳定性和可靠性。 　　关键词：PCB 电磁干扰 FPGA核心控制板 去耦 　　中图分类号：TM273+.3 文献标识码：A 文章编号：1007-9416（2016）04-0000-00 　　Abstract： With the clock frequency， Components and wiring density of FPGA system increasing， electromagnetic interference generated by the PCB itself becomes prominent.In the paper，the problems of EMI in FPGA control board with 50MHz is present. Based on Altium Designer Summer 09 development platform，PCB layer structure， wiring， decoupling capacitors， sensitive signal processing， copper，power and ground on EMI are designed. The stability and reliability of FPGA control board can be improved. 　　Key words：PCB； EMI； FPGA core control board； decoupling 　　1引言 　　电磁干扰（EMI）是指任何可能引起装置、设备、传输通道或系统的性能降低的电磁现象[1]。在具有控制器[2]的电子产品设计中，应充分考虑并满足抗电磁干扰性的要求，避免在产品成型后再进行一系列的验证测试或采取抗电磁干扰的补救措施。FPGA核心控制板的PCB抗EMI设计的优劣直接影响电路的性能。本文从分析FPGA控制板存在的电磁干扰问题入手，对控制板的PCB进行有效的抗电磁干扰设计，提高控制系统抗EMI干扰效果。 　　2 FPGA控制板与电磁干扰问题 　　设计一种教学与科研应用的FPGA核心控制板，由主控芯片FPGA、电源电路、时钟电路、下载接口电路、SRAM存储器与I/O引出接口等部分组成。主控芯片FPGA采用Altera公司的Cyclone III 系列EP3C120F780I7N。FPGA核心控制板系统组成如图1所示。 　　对FPGA控制系统进行分析，主要存在的电磁干扰问题有： 　　（1）控制板需+5V、+3.3V与+1.2V等多个工作电源，易产生电源噪声干扰； 　　（2）控制系统复杂，PCB布线密度大，信号之间容易产生空间辐射耦合与串扰； 　　（3）敏感信号如50MHz时钟信号、下载时钟信号容易受干扰； 　　（4）控制板作为核心板，与其它功能模块集成存在电磁兼容问题。因此，需对FPGA控制板采取必要的抗电磁干扰措施。 　　3 FPGA控制板抗电磁干扰设计 　　3.1 FPGA控制板层叠设计 　　电路板的板层设计是整个FPGA控制板PCB设计的首要环节，合理的PCB叠层设计，可以有效地抑制电磁干扰辐射。PCB叠层设计应当遵从以下两个规则[3]： 　　（1）每个走线层必须有一个邻近的参考层（电源层或地层）； 　　（2）邻近的电源层与地层要保持最小间距，以提供较大的耦合电容。 　　FPGA控制板的器件密度与布线密度大、电源种类多，并考虑PCB板制造成本与信号完整性等因素，拟采用4层板，板层布置为：S（信号层）―G（接地层）―P（电源层）―S（信号层），如图2所示。地层与电源层相邻，两个近距离平面形成电容，具有去耦和抑制共模噪声信号的EMI辐射，减小板层间的阻抗，提高电源系统的供电性能。信号层采用地层和电源层隔开，增加信号层间的厚度，有利于吸收和抑制信号辐射，使信号间串扰最小，抗EMI效果最佳。 　　3.2防串扰设计 　　随着FPGA控制系统复杂性与布线密度的增加，对PCB布线设计提出更高要求。PCB上信号线间的“串扰”主要来自两相邻导体所形成的互感与互容[3]，串扰会随着PCB印制线密度增加而越显严重。为消除串扰带来的影响，不同板层信号线采用相互垂直或斜交的布线，对50MHz时