第8回ppt.pptVIP

ディジタル工学 第８回　論理ゲートの中身と性質 瀬戸 論理ゲートは，トランジスタで実現される 論理ゲートの回路方式 CMOS方式 MOSトランジスタ TTL方式 バイポーラトランジスタ ダイオード MOSトランジスタ - 電圧でon/off可能なスイッチ MOSとは？ Metal （金属），Oxcide(酸化膜），Semiconductor (半導体） NMOS, PMOSの２種類 ゲートと基板の間に電界　（電圧）をかけると，ONになる　 MOSトランジスタのまとめ　（重要） MOSトランジスタは，回路素子として表せる （重要） MOSトランジスタは、スイッチであると同時に 　抵抗　そして　コンデンサ　である それぞれ　オン抵抗　、　ゲート容量　　と呼ぶ 電源：　ゲート回路で省略してきたが必要なもの デジタル回路の動作には　電池　（直流電源）　が必要 ゲートレベルの回路図では、電池の配線は省略 トランジスタレベルの回路図で出現 ディジタル回路に出てくる電圧(0, 1)（復習） 高い電圧(Hレベル)と低い電圧(Lレベル)の２つ もちろん、変化の途中で、その中間の電圧になる 高い電圧って、何ボルト？ 使用する 電源 電圧のこと ICによって、異なる 5V, 3.3V, …, 1.8V （だんだん低くなっている） VDD , VCC などと書かれる 低い電圧って、何ボルト？ 　 0 V GND (グラウンド), VSS などと書かれる 電源線、GND線の省略記法 CMOS NOTゲートの動作　（１） 入力=1のとき，出力=0となることを確認しよう CMOS NOTゲートの動作　（２） 入力=0のとき，出力=1となることを確認しよう CMOSの特徴　＝　低消費エネルギー 常に一方のトランジスタ（スイッチ）が　オフ 電流がゼロ ? 低消費エネルギー(エコ） NOTゲート以外の論理ゲートのCMOSによる実現 プルアップ(pull up) 出力をVDD(1)に引き上げる PMOSを使用（電気的な理由） プルダウン(pull down) 出力をGND(0)に引き下げる NMOSを使用（電気的な理由） プルアップとプルダウンを同時に出力と接続してはならない 出力が，3Vと0Vの間の中途半端な電圧値になる CMOS NANDゲートの実現方法 左図の回路の真理値表 トランジスタ数は 4 個 面積はNOTゲートの ２ 倍 現実のゲートでは，　伝搬遅延 　が発生する ゲートGの入力xが変化してから，出力fが変化するまでに，　一瞬だけ，遅れること ゲートに伝搬遅延が発生する理由は？ 答：　過渡（　　かと　　）現象　（ＲとCに起因） 出力fが0から，１に変化するときの遅延時間 f=0　?　“ゲート容量が　 空　　”　の状態 f=1 ?　“ゲート容量が　満杯　”　の状態 ゲート容量を　充電　　する時間がかかる 出力が1から，0に変化するときの遅延時間 f=1　?　“ゲート容量が　満杯　”　の状態 f=0 ?　“ゲート容量が　空　”　の状態 ゲート容量を　放電　　する時間がかかる ファンアウト （fanout) ゲートの　出力　に接続可能な　ゲート数　のこと 現実には、ファンアウトが増えると　遅延時間が増える キャパシタンスが増えるため（ゲート容量） ファンイン(fanin) ゲートへ入ってくる　入力　の数 ファンインが増すとゲート面積増加 　トランジスタ数が増加するため ジュール熱によるCMOSの消費電力 充放電時に、一瞬，わずかな電流が流れる ?　ジュール熱　が発生 TTL方式　(7404) のNOTゲート CMOSと異なり，TTLでは，　　 常に入出力に電流が流れる しかも，向きは逆転する 電流の向き 出力Y H：　流出 L：　吸い込み 入力A H：　吸い込み L：　流出 TTLゲートの電流特性と，ファンアウトの計算 論理ゲートの直流入出力電圧特性 Hレベル入力電圧 VIH 入力をHとして認識する場合の最小電圧 Lレベル入力電圧VIL 入力をLとして認識する場合の最大電圧 Hレベル出力電圧VOH 出力がHのときの、出力電圧の最小値 Lレベル出力電圧VOL 出力がLのときの、出力電圧の最大値 まとめ 論理ゲートの２種類の実現方式：　CMOS, TTL CMOSに重点を置いて説明 論理ゲートの電気的特徴 遅延時間，消費電力，電圧?電流特性 * * 論理ゲートについて，以下を理解する 内部構成 遅延時間，消費エネルギー 電圧?電流特性 低消費電力のためよく用いられる （構造も簡単） NOTゲート CMOS TTL 酸化膜（ガラス） 金属 p型