复旦集成电路工艺课件-12详解.ppt

集成电路工艺原理 仇志军 zjqiu@fudan.edu.cn 邯郸校区物理楼435室 Chemical Vapor Deposition CVD Single crystal epitaxy 化学气相淀积（CVD） 单晶 外延）、多晶、非晶（无定型）薄膜 半导体、介质、金属薄膜 常压化学气相淀积（APCVD），低压CVD LPCVD ，等离子体增强淀积（PECVD）等 Two different modes of epitaxy Non-selective epitaxial growth NSEG 集成电路工艺原理 INFO130024.02 第八章 薄膜淀积原理 上 大纲 第一章 前言 第二章 晶体生长 第三章 实验室净化及硅片清洗 第四章 光刻 第五章 热氧化 第六章 热扩散 第七章 离子注入 第八章 薄膜淀积 第九章 刻蚀 第十章 后端工艺与集成 第十一章 未来趋势与挑战 半导体薄膜：Si 介质薄膜：SiO2，Si3N4, BPSG，… 金属薄膜：Al，Cu，W，Ti，… 在集成电路制备中，很多薄膜材料由淀积工艺形成 单晶薄膜：Si, SiGe（外延） 多晶薄膜：poly-Si Deposition 1）化学气相淀积 — Chemical Vapor Deposition CVD 一种或数种物质的气体，以某种方式激活后，在衬底表面发生化学反应，并淀积出所需固体薄膜的生长技术。 例如：APCVD, LPCVD, PECVD, HDPCVD 2）物理气相淀积 — Physical Vapor Deposition PVD 利用某种物理过程实现物质的转移，即将原子或分子转移到衬底（硅）表面上，并淀积成薄膜的技术。 例如：蒸发 evaporation，溅射sputtering 两类主要的淀积方式 除了CVD和PVD外，制备薄膜的方法还有: 铜互连是由电镀工艺制作 旋涂Spin-on 镀/电镀electroless plating/electroplating 外延：在单晶衬底上生长一层新的单晶层，晶向取决于衬底 外延硅应用举例 CMOS栅电极材料；多层金属化电极的导电材料 多晶硅薄膜的应用 Polycrystalline Courtesy Johan Pejnefors, 2001 对薄膜的要求 组分正确，玷污少，电学和机械性能好 片内及片间（每一硅片和硅片之间）均匀性好 3. 台阶覆盖性好（conformal coverage — 保角覆盖） 填充性好 平整性好 CVD反应必须满足三个挥发性标准 在淀积温度下,反应剂必须具备足够高的蒸汽压 除淀积物质外,反应产物必须是挥发性的 淀积物本身必须具有足够低的蒸气压 1 反应剂被携带气体引入反应器后，在衬底表面附近形成“滞留层”，然后，在主气流中的反应剂越过边界层扩散到硅片表面 2 反应剂被吸附在硅片表面，并进行化学反应 3 化学反应生成的固态物质，即所需要的淀积物，在硅片表面成核、生长成薄膜 4 反应后的气相副产物，离开衬底表面，扩散回边界层，并随输运气体排出反应室 化学气相淀积的基本过程 F1是反应剂分子的粒子流密度 F2代表在衬底表面化学反应消耗的反应剂分子流密度 生长动力学 从简单的生长模型出发，用动力学方法研究化学气相淀积推导出生长速率的表达式及其两种极限情况 与热氧化生长稍有 不同的是，没有了 在SiO2中的扩散流 hG 是质量输运系数（cm/sec） ks 是表面化学反应系数（cm/sec） 在稳态，两类粒子流密度应相等。这样得到 可得： 设 则生长速率 这里 Y 为在气体中反应剂分子的摩尔比值, CG为每cm3中反应剂分子数，这里CT为在气体中每cm3的所有分子总数 PG 是反应剂分子的分压，PG1， PG1 PG2 PG3…..等是系统中其它气体的分压 N是形成薄膜的单位体积中的原子数。对硅外延N为5×1022 cm-3 Y一定时， v 由hG和ks中较小者决定 1、如果hG ks，则Cs≈CG,这种情况为表面反应控制过程 有 2、如果hG ks，则CS≈0，这是质量传输控制过程 有 质量输运控制，对温度不敏感 表面（反应）控制，对温度特别敏感 T对ks的影响较hG大许多，因此： hG ks表面控制过程在较低温度出现 生长速率和温度的关系 硅外延：Ea 1.6 eV 斜率与激活能Ea成正比 hG≈constant 以硅外延为例（1 atm，APCVD） hG ?常数 Ea 值相同 外延硅淀积往往是在高温下进行，以确保所有硅原子淀积时排列整齐，形成单晶层。为质量输运控制过程。此时对温度控制要求不是很高，但是对气流要求高。 多晶硅生长是在低温进行，是表面反应控制，对温度要求控