数字电路MOS逻辑门电路导论.pptVIP

下图为一个多功能函数发生器，试写出S0S1S2S3为0000~1111十六种状态时输出Y的逻辑表达式 ?I为低电平: MP、M2和T1导通，MN、M1和T2 截止，输出?O为高电平。 T2基区的存储电荷通过M2而消散。 M1 、 M2加快输出状态的转换电路的开关速度可得到改善 M1截止，MP的输出 电流全部作为T1的驱动电流。 * 3.1 MOS逻辑门 3.1.1 数字集成电路简介 3.1.2 逻辑门的一般特性 3.1.3 MOS开关及其等效电路 3.1.4 CMOS反相器 3.1.5 CMOS逻辑门电路 3.1.6 CMOS漏极开路门和三态输出门电路 3.1.7 CMOS传输门 3.1.8 CMOS逻辑门电路的技术参数 1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2、 逻辑门电路的分类 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 逻辑门电路 分立门电路 集成门电路 NMOS门 3.1.1 数字集成电路简介 1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路 4000系列 74HC 74HCT 74VHC 74VHCT 速度慢 与TTL不兼容 抗干扰 功耗低 74LVC 74VAUC 速度加快 与TTL兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低 低 超低 电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低 74系列 74LS系列 74AS系列 74ALS 2.TTL 集成电路: 广泛应用于中大规模集成电路 3.1.1 数字集成电路简介 扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。 （a 带拉电流负载 当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。 高电平扇出数: IOH :驱动门的输出端为高电平电流 IIH :负载门的输入电流为。 b 带灌电流负载 当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。 IOL ：驱动门的输出端为低电平电流 IIL ：负载门输入端电流之和 VNH/V VNL/V 5 1.5 1.0 8 ×10－3 1×10－3 8 ＋5 高速CMOS 15 9.0 6.5 180 ×10－3 15×10－3 12 ＋15 VDD 15V 5 3.4 2.2 225 ×10－3 5×10－3 45 ＋5 VDD 5V CMOS 0.8 0.130 0.135 30 40 0.75 －4.5 CE100K系列 0.8 0.125 0.155 50 25 2 －5.2 CE10K系列 ECL 13 7.5 7 2550 30 85 ＋15 HTL 3.5 0.5 0.4 15 2 7.5 ＋5 CT54LS/74LS 3.5 2.2 1.2 150 15 10 ＋5 CT54/74 TTL 输出逻辑摆幅/V 直流噪声容限 功耗－延迟积/mW-ns 静态功耗/mW 传输延迟时间/ns 电源电压/V 电路类型 　　各类数字集成电路主要性能参数的比较 3.1.3 MOS开关及其等效电路 ：MOS管工作在可变电阻区，输出低电平 : MOS管截止， 输出高电平 当υI VT MOS管相当于一个由vGS控制的 无触点开关。 MOS管工作在可变电阻区， 相当于开关“闭合”， 输出为低电平。 MOS管截止， 相当于开关“断开” 输出为低电平。 当输入为低电平时： 当输入为高电平时： 3.1.4 CMOS 反相器 1.工作原理 A L 1 +VDD +10V D1 S1 vi vO TN TP D2 S2 0V +10V vi vGSN vGSP TN TP vO 0 V 0V -10V 截止 导通 10 V 10 V 10V 0V 导通 截止 0 V VTN 2 V VTP - 2 V 逻辑图 逻辑表达式 vi A 0 vO L 1 逻辑真值表 1 0 P沟道MOS管输出特性曲线坐标变换 输入高电平时的工作情况 输入低电平时的工作情况 作图分析： 2. 电压传输特性和电流传输特性 电压传输特性 3.CMOS反相器的工作速度 在由于CMOS管导通电阻较小，充放电回路的时间常数较小。平均延迟时间：10 ns。 带电容负载 A B TN1 TP1 TN2 TP2 L 0 0 0 1 1 0 1 1 截止 导通 截止 导通 导通 导通 导通 截止 截止 导通 截止 截止 截止 截止 导通 导通 1 1 1 0 与非门 1.CMOS 与非门 vA +VDD