数字定时控制器试题.doc

第一章 课程设计概述 1．1 课程设计任务要求 1）设计一个具有数字钟功能的数字定时控制器 2）计时显示范围要求自00时00分00秒到23时59分59秒 3）具有校时功能，可对小时、分、秒分别进行校准 4）要求预选时刻到达时被控对象连续响10秒，蜂鸣器在10秒内断续鸣叫5次，即响1秒停1秒 1．2 使用仪器和元件 1.使用仪器：数字电路实验箱、示波器 2.使用元件：（列表） CD4518 3 CD4028 11 CD4081 2 CD4071 2 CD4069 1 CD4015 1 74LS160 2 10 MΩ 1 20pf 2 32.768 KHz晶振 1 第二章 方案设计 2.1方案设计 1 秒信号发生器：通过石英晶体振荡电路，由单片CD4060CMOS集成电路十四位二进制计数器/分频器可得到14分频的信号，用作矫正端的脉冲源。再用74LS160搭建一个2分频电路，完成第十五级，从而得到周期为1秒的秒信号，用作计时端的脉冲源，再用一片74LS160搭建一个2分频，得到半Hz信号，用作蜂鸣器的脉冲源信号。 2 走时电路：分和秒计数器都是模数为60的计数器，用4518双重BCD同步加法计数器芯片，采用反馈归零法实现秒60进制。选用4518集成芯片采用反馈归零法完成二十四进制，实现日常生活的24小时计数制。? 3 显示电路：选用CC4511BCD七段译码驱动器以及与其匹配的数码管B547RFF七段共阴数码管。? 4 校时电路：一个控制开关S用来实现“时”、“分”、“秒”的校准，采用CD4015双4位移位寄存器进行时钟对于时分秒校时的选择，开关处于正常位置分别接高电平“时”、“分”、“秒”计数器按正常计数。当将S置低电平进入校时位置时，由分频器送来0.5秒的脉冲信号直接进入“时”计数器，使小时指示每0.5秒计一个字达到快速校时的目的。同时，0.5秒的脉冲信号送入“分”计数器的置零端，使“分”置零，当“时”校准后，再按下开关S置“校分”位置，此时时位停止计时，和校时的原理一样，将0.5秒的脉冲信号接入“分”计数器的CP端和“秒”计数器的置零端，使“分”快速计数，同时，将“秒”计数器置零。当分校到合适的数字后，按下S进行秒的校正，使0.5秒的信号进入“秒”计数器，此时“秒”计数器快速计时。待“秒”校准后，松开复位S，使其恢复置正常位置（高电平）。其中周期为0.5秒的脉冲信号取自分频器。另外开关S、在搏动时可能会产生抖动的现象，为了减少这种现象的发生可以在每个开关的两端各接一个电容以缓解抖动。? 5 闹钟电路：其电路也应分为两部分，即控制门电路和音响电路，?其中控制门电路由5片CD4028和1片CD4081四二输入与门构成。用与非门实现逻辑功能，利用CD4518计时所得的时间连接CD4028BCD十进制译码器译码后连接蜂鸣器，对预选的时刻进行报时，把分个位、分十位、时十位、时个位，秒十位、秒个位的时钟脉冲相“与非”作为控制信号，控制与非门的开断，从而控制蜂鸣器的响和停。 2.2 系统原理框图 数字式闹钟钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。同时必需以标准的1HZ时间信号作为时钟驱动。图3.1所示为数字式闹钟的一般构成框图。 第三章 EDA仿真分析 3.1 测量信号的产生与设计 采用频率为32768HZ的石英晶体，Rf为（10 MΩ）,反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态，电容C1与C2共同构成2型网络，完成对振荡器频率的控制，并提供必要的180度相移，最后输出f 32768HZ，将这个脉冲信号输入到CD4060组成的脉冲震荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为32768/214 32768/16384 2HZ，再经过二次分频，得到1HZ的标准信号脉冲，即秒脉冲。 3.2 计时电路的设计 CD4518功能：? CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器组成。? CD4518引脚功能 管脚功能 如下：? 1CP、2CP：时钟输入端。1CR、2CR：清除端。? 1EN、2EN：计数允许控制端。1Q0～1Q3：计数器输出端。?2Q0～2Q3：计数器输出端。Vdd：正电源。Vss：地。 计数原理:时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器 .十进制的分、秒个位用CD4518的10分频就可以达到，而6进制将十位的Q1Q2Q3Q4经过一片CD4028后，将Y6输入到CD4518的清零端就行。二十四进