EDA 课件new.pptVIP

电子设计自动化技术第十讲设计实现 用VHDL语言开发FPGA的完整流程 1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。通常VHDL文件保存为.vhd文件 2.功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真） 3.逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式。逻辑综合软件会生成.edf（edif）的EDA工业标准文件。 4.布局布线：将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放到PLD/FPGA内。 5.时序仿真：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。（也叫后仿真） 6.编程下载：确认仿真无误后，将文件下载到芯片中 FPGA Express NCD netlist circuit description NGD native generic database BIT a binary file，configuration bitstream 基于查找表技术（Look-Up table）技术 包含SRAM工艺的FPGA（如Altera的所有FLEX,ACEX，APEX系列，Xilinx的Sparten,Vertex ， 10,000门以上的大规模PLD/FPGA。由于SRAM工艺的特点，掉电后数据会消失。 PROM，实时配置 设计中心 Active-HDL4.2 FPGA Express Foundation implementation Active-HDL4.2 FPGA Express Foundation Flow engine Timing analyzer Floorplanner PROM file formatter JTAG Programmer Hardware Debugger FPGA Editor *.bit *.ucf *.mcs Flow Engine Shows All Design Segments Completed FPGAs Flow Engine Shows All Design Segments Completed CPLDs .EDF .NGD .NCD .NCD .BIT .XNF 网表合并、编译 逻辑配置映射到目标元件 为FPGA布局布线 floorplanner 底层编辑器 PROM file formatter 可编程ROM文件格式化生成器 生成 *.mcs文件 MCS Intel’s MCS-86 format * * * * 设计中心