基于FPGA和USB2_0的高速数据采集系统.doc

基于FPGA和USB2_0的高速数据采集系统 ========================================第1页======================================== 技术纵横 TECHNOLOGYREVIEW 32 　　　 2009 年第 9 期 adv@ ( 广告专用 ) 　 基于 FPGA 和 USB2.0 的高速数据采集系统 3 ■辽宁工程技术大学　　 李朋勃张洪平 　 摘　要 USB 是近年来在计算机领域日益流行的一种总线形式。在数据采集领域 , 基于 FPGA 和 USB2.0 的数 据采集系统不但具有速度快、易扩展等特点 , 而且凭借即插即用的功能 , 适用于更广泛的应用场合。本文 介绍了数据采集与传输系统的工作原理。硬件部分 , 给出了各模块的内部结构设计 , 以及 FPGA 内部各 个功能模块的设计思路和具体实现过程 ; 软件部分 , 给出了系统的软件结构 , 以及固件程序流程。 　 关键词 USB2.0 　数据采集　 FPGA 　固件程序 　　数据采集在现代工业生产及科学研究中的重要地位 日益突出 , 对实时高速数据采集的要求也不断提高。在信 号测量、图像处理、音频信号处理等一些高速、高精度的测 量中 , 都要求进行高速、高精度的数据采集。这就对数据 采集系统的设计提出两个方面的要求 : 一方面 , 要求接口 简单灵活且有较高的数据传输率 ; 另一方面 , 由于数据量 通常都较大 , 要求主机能够对数据做出快速反应 , 并及时 分析和处理。 3 国家自然科学基金重大项目支持 ( 项目编号 ) 。 实现数据采集与传输 , 可选择如下 3 种方法 : ①使用传统的串 / 并口。传统的串口 ( 如 RS232 ) , 其 传输速率为几十 kb/s 到 100kb/s, 而系统所要求的数据 传输速率很高 , 而且还要实现数据的采集与传输同步进 行 , 串口的速率远远达不到实时要求 ; 对于并口 , 虽然它的 传输速率可达到 1Mb/s 以上 , 但由于探测器与主机相距 较远 , 因此走线比较复杂。 ②采用通用的高速数据采集卡。高速数据采集卡 ( 如 ISA 或 PCI 卡 ) 虽然在数据存取速度上可满足系统要 求 , 但仍然存在很多缺点 , 比如安装复杂 , 价格昂贵 , 兼容 性不好 , 受计算机插槽数量、地址和中断资源的限制 , 可扩 展性较差等。 ③使用 USB2.0 通用串行接口总线。 USB 接口是一 种重要的计算机外设接口 , 它支持热插拔和即插即用 , 使 用非常方便。 USB2.0 支持高达 480Mbps 的数据传输速 率。 USB 接口可实现计算机与多个外围设备的简单、高 速互联 , 将 USB 技术应用于数据采集是非常适合的 [1 2 2] 。 经综合考虑 , 本文选择采用 USB2.0 接口来完成对数 据的采集与传输。 1 　数据采集和传输系统方案设计 数据采集和传输系统主要由 3 部分组成 ,USB2.0 通 道、 FPGA 和 A/D 转换器组成 , 如图 1 所示。 图 1 数据采集和传输系统结构框图 CY7C68013 是 Cypress 公司推出的 EZ 2 USBFX2 系 列智能 USB 接口芯片。其作用是将主机所发送的命令序 列经 USB2.0 端口输出 , 实现对数据采集系统的控制 ; 同 时把 A/D 转换器采集的数据以高速的数据序列形式发送 到主机。其中 ,USB2.0 端口提供一个能和计算机连接的 数据传输接口。 FPGA 利用内部的 SRAM 提供数据输入 / 输出的双 缓冲功能。采用双缓冲的原因同 USB 中的大端点所配置 的双缓冲类似 , 均是防止数据的溢出和保证数据传输的连 续性。本文选用 Altera 公司的 Cyclone 系列芯片 EP1C3T144 。 A/D 转换器将所要采集的模拟量转换成数字量 , 通 过滤波和放大后 , 由 FPGA 接收、缓冲、存储 , 经 USB2.0 端口传回至主机工作站。高速 A/D 转换器采用转换速率 为 20MHz 的 MAX1425 。 [3] 系统工作过程为 : 主机通过 CY7C68013 给数据采集 系统一个采样控制命令 , 存入 FPGA 的控制寄存器中。 FPGA 根据该命令向 A/D 转换器发出相应控制信号。由 于 ADC 采样频率为 10MHz, 为和 PC 运行速度相匹配 , ========================================第2页======================================== TECHNOLOGYREVIEW 技术纵横 　 paper@ ( 投稿专用 ) 　 2009 年