第六章时序逻辑电路解析.ppt

串行“五中取二” 电码检测电路 X1 X2 CP Z X1:01100 11000 11100 … X2:00001 00001 00001 … Z :00001 00001 00000 … √ √ × S0:初态——没有记录输入任何一个“1” S1:——记录输入1个“1” S2:——记录输入2个“1” S3:错态——记录输入两个以上“1” 01/1 00/0 01/0 11/0 10/0 00/0 11/1 01/0 10/0 00/0 10/0 01/0 11/0 00/0 10/0 11/0 S0 S1 S2 S3 X1X2/Z 例:设计一个串行“五中取二”码检测电路，当检测到一组串行电码（五个码元）中的“1”码元与“0”码元的个数比为2﹕3时，表示这组电码正确，输出Z 1，其他情况下Z 0。 练习：三位二进制同步加法计数器及八选一数据选择器如下图。要求：在时钟CP的作用下，用上述器件及最少数的逻辑门组成获得所示的输出波形。　　 S0＝000，Y＝1 S1＝001，Y＝1 S2＝010，Y＝0 S3＝100，Y＝1 S4＝101，Y＝0 这样在CP的作用下，Y就可以得到相应的序列信号 分析：由波形可知，本例要求实现的是一个“11010”序列信号发生器，即在CP信号的作用下，要求电路的输出Y能周期性地输出“11010”序列信号。 考虑到序列共有5位，所以先将三位二进制计数器改接成5进制计数器，然后使Y端的状态与计数器的状态一一对应起来，即5个电路状态对应5个输出。即：　 解：首先，采用异步复位法将三位二进制计数器改接成5进制 计数器，然后，将八选一数据选择器的地址输入端A2A1A0与 计数器的输出Q2Q1Q0对应连接，这样当CP信号不断加入计数 器上时，Y输出循环I0－－I4的状态，可见，令I0＝I1＝I3＝1， I2＝I4＝0便可得到序列信号11010 已知JK-FF构成的三进制计数器如图所示，现增加两个相同的JK-FF，请构成一个同步十二进制计数器，要求：（1）画出逻辑图；（2）画出三进制计数器的状态转移图或状态转移表；（3）画出十二进制计数器的状态转移图或状态转移表。 补充作业1： 补充作业2： 分析图所示计数器电路，其中QA为低位，分别说明当M＝0和M＝1时，计数器的计数模值，并画出相应的完整的状态转换图。 补充作业3： 用4位二进制加法计数器74LS161构成9进制计数器，在图示电路中： （1）标出输入端应输入的数据DCBA； （2）画出状态转换图。 补充作业4： 用JK-FF设计同步6进制的减法计数器。 时序电路 （6.19） X1 X2 CP Z X1:01100 11000 11100 … X2:00101 01001 01101 … Z :00010 00110 00110 … 串行奇偶检测 （6.20） X1 X2 CP Z X1:011001110 011100111 X2:000000001 000000001 Z :000000001 000000000 作业提示 S0表示没有相等的信号； S1表示有一个相等的信号 S0表示偶数个1信号； S1表示奇数个1信号 原始状态图和二进制编码的状态图 S0 S1 S2 S3 1/0 1/0 1/1 00 01 10 11 1/0 1/0 1/1 注释 000 001 010 011 101 100 /0 /0 /1 /0 /0 /0 求解输出方程 1 × × 0 0 0 0 0 00 01 11 10 0 1 Qn2 Qn1Qn0 Y Qn2 Qn0 2. 设计举例 000 001 010 011 101 100 /0 /0 /1 /0 /0 /0 / Y Q2 Q1 Q0 例：根据图示的状态图设计一个时序逻辑电路 000 001 010 011 101 100 /0 /0 /1 /0 /0 /0 / Y Q2 Q1 Q0 2、求方程 时钟方程（同步方案） CP0 CP1 CP2 CP 输出方程（注意求解的方法） Y Qn2 Qn0 状态方程（分解次态卡诺图） Q2n+1 Qn2 Qn0 + Qn2 Qn1 Qn0 Q0n+1 Qn0 Q1n+1 Qn2Qn1Qn0 + Qn1 Qn0 3、确定触发器的驱动方程 （由特性方程和状态方程来确定） Qn+1 J Qn + K Qn Q2n+1 Qn2 Qn0 + Qn2 Qn1 Qn0 Q0n+1 Qn0 Q1n+1 Qn2Qn1Qn0 + Qn1 Qn0 J0 K0 1 J1 Qn2 Qn0 K1 Qn0 J2 Qn1 Qn0 K2 Qn0 说明：用JK_FF设计，化简时不要消去本级FF的原态。 4