核心板与底板的连接端口定义.docVIP

附 录 核心板与底板的连接端口定义如下表1和表2 所示： 表1 上排插座信号说明 编号 FPGA 引脚号 网络名 编号 FPGA 引脚号 网络名 1 ―― GND 41 —— GND 2 L4 E_7SEG-B 42 L3 E_7SEG-A 3 L2 E_7SEG-F 43 K4 E_7SEG-G 4 H1 E_7SEG-E 44 H4 E_7SEG-D 5 H3 E_7SEG-C 45 E_7SEG-H 6 H2 E_7SEG-A8 46 G1 E_7SEG-A7 7 G2 E_7SEG-A6 47 F1 E_7SEG-A5 8 F2 E_7SEG-A4 48 E2 E_7SEG-A3 9 G3 E_7SEG-A2 49 G4 E_7SEG-A1 10 F3 MIC_DATAIN 50 F4 MIC_DATAOUT 11 E3 MIC_LRCK 51 E4 MIC_MCLK 12 L5 MIC_SCLK 52 M5 LCD_D7 13 H5 LCD_D6 53 K5 LCD_D5 14 F5 LCD_D4 54 G5 LCD_D3 15 L6 LCD_D2 55 H6 LCD_D1 16 G6 LCD_D0 56 F6 LCD_FS 17 F7 LCD_C/D 57 F12 LCD_RD 18 F13 LCD_WR 58 F14 SPEAKER 19 G14 DA_D5 59 H14 DA_D4 20 J14 DA_D7 60 L14 DA_D6 21 E5 DA_D2 61 M14 DA_D3 22 E7 DA_D0 62 E6 DA_D1 23 E10 AD_D7 63 E8 AD_D8 24 E13 AD_D5 64 E11 AD_D6 25 D1 AD_D3 65 E14 AD_D4 26 D2 AD_D1 66 C2 AD_D2 27 C3 AD_ADDC 67 B3 AD_ALE 28 A4 AD_ADDA 68 D3 AD_ADDB 29 C4 AD_OE 69 B4 AD_CLK 30 B5 AD_START 70 D4 AD_EOC 31 D5 E_ KBD_CLK 71 C5 E_KBD _DATA 32 B6 E_MOUSE_CLK 72 A6 E_MOUSE_DATA 33 D6 E_VGA_RED1 73 C6 E_VGA_RED0 34 B7 E_VGA_GRN1 74 A7 E_VGA_GRN0 35 D7 E_232_TXD1 75 C7 E_232_TXD2 36 B8 E_232_RXD2 76 A8 E_232_RXD1 37 D8 E_VGA_VS 77 C8 E_VGA_HS 38 B9 E_VGA_BLUE2 78 A9 E_VGA_BLUE1 39 D9 E_VGA_BLUE0 79 C9 E_VGA_GRN2 40 ―― +5V 80 ―― +5V 表2 下排插座信号说明 编号 FPGA 引脚号 网络名 编号 FPGA 引脚号 网络名 1 ―― +5V 41 +5V +5V 2 N5 RTC_NRESE 42 M1 RTC_IO 3 M2 RTC_CLK 43 M3 FPGA_M1 4 M4 FPGA_M2 44 N1 FPGA_M3 5 N2 FPGA_M4 45 N3 FPGA_M5 6 N4 FPGA_M6 46 R1 FPGA_M7 7 P3 FPGA_M8 47 P2 NC 8 P5 NC 48 P4 IO1 9 P7 IO2 49 P6 IO3 10 P10 IO4 50 P9 IO5 11 P13 IO6 51 P12 IO7 12 P15 IO8 52 P14 IO9 13 T2 IO10 53 R2 IO11 14 U3 IO12 54 T3 IO13 15 R3 IO14 55 V4 IO15 16 U4 IO16 56 T4 IO17 17 R4 IO18 57 U5 IO19 18 T5 IO20 58 R5 IO21 19 V6 IO22 59 U6 IO23 20 T6 IO24 60 R6 IO25 21 V7 IO26 61 U7 IO27 22 T7 IO28 62 R7 IO29 23 V8 IO30 63 U8 IO31 24 T8 IO32 64 R8 IO33 25 V9 IO34 65 U9