实验2 触发逻辑功能测试.docVIP

实验 触发器逻辑功能测试 掌握RS触发器、D、J K掌握RS触发器、D、J K1片 （3） 74LS112 双JK触发器 1 片 三、实验器件的逻辑功能 表2-0表2-0 —置1输入 —置0输入 、—状态输出 —异步置1信号 —异步置0信号 CP—时钟脉冲信号 D—输入信号 、—状态输出 —异步置1信号 —异步置0信号 CP—时钟脉冲信号 J、K—输入信号 、—状态输出 特 性 方 程 特 性 表 Q n Q n+1 CP D Q n Q n+1 CP J K Q n Q n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 不定 不定 1 1 0 0 0 1 0 0 0 1 1 0 1 1 0 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 0 1 0 触 发 方 式 电位触发。 上升沿（正边沿）触发。 下降沿（负边沿）触发。 动 作 特 点 输入信号直接控制输出状态。 在时钟脉冲CP的上升沿接受输入信号并改变状态，在时钟脉冲CP的其他期间状态不变。 在时钟脉冲CP的下降沿接受输入信号并改变状态，在时钟脉冲CP的其他期间状态不变。 说 明 时钟触发器有3类决定状态输出的外部信号： ① 异步置位信号、异步复位信号 0有效，异步控制。当 0、 1时，使触发器的次态Q n+1 1；当 0、 1时，使触发器的次态Q n+1 0。 ② 时钟脉冲信号CP 在 1无效时，CP决定触发器何时接收输入信号、何时改变状态。 ③ 输入信号 D，J、K 在CP的控制下，决定触发器的状态如何变化。 四、实验原理 触发器是能存储、记忆二进制信息的器件，是时序逻辑电路的基本单元。 触发器具有“0”状态和“1”状态2个稳定状态，在输入信号作用下可以置于“0”状态或“1”状态。 触发器进行状态转换时，由触发方式决定何时接收输入信号、何时改变输出状态，由逻辑功能决定输出状态改变的方向。 基本RS触发器逻辑功能的测试原理：触发器的输入端、由逻辑电平开关控制输入0或1，按特性表改变各输入信号状态，用LED发光二极管显示输出状态，从而验证状态转换关系是否符合要求即是否与特性表相符及状态转换时的动作特点。 时钟触发器置位、复位功能的测试原理：触发器的异步置位端、异步复位端由 逻辑电平开关控制分别输入0，输入1、CP时钟脉冲端为任意值，用LED发光二极管显示输出状态，从而验证异步置位、异步复位功能是否符合要求。 时钟触发器逻辑功能的测试原理：触发器的异步置位端、异步复位端置现态为 0或1后处于为1的无效状态，使触发器处于受CP时钟脉冲控制下工作。触发器的输入端由逻辑电平开关控制输入状态，以单脉冲作为CP时钟脉冲信号，按特性表改变各输入信号状态，逐个输入CP时钟脉冲信号，用LED发光二极管显示输出状态，从而验证状态转换关系是否符合要求即是否与特性表相符及状态转换时的动作特点。 或以连续脉冲作为时钟脉冲信号源，连续输入时钟信号，用示波器观测时钟信号、输出状态的波形，判断状态转换关系是否符合要求及触发方式。 五、实验内容 1、TTL与非门构成的基本RS触发器逻辑功能分析、测试 1 分析基本RS触发器的逻辑功能 分析图2-1所示由与非门构成的基本RS触发器，填写表2-1中的分析部分。 2 选用2输入与非门74LS00一片，在数字电路学习机上合适的位置选取一个14P插座，按定位标记插好集成块。 3 对照附录1中74LS00的引脚图，选用74LS00中的二个与非门按图2-1接线构成基本RS触发器，2个输入端分别接逻辑电平开关、2个输出端分别接LED电平显示。 4 按表2-1要求改变输入逻辑电平开关的组合状态，由LED显示输出逻辑状态，将测试结果填入表2-1。 图2-1图2-2维持阻塞D触发器表2-1 1 1→0 1 1→0 0→1 0→1 1→0 1 1→0 1 0→1 0→1 0 0 0 0 实 验 结 论 2、维持阻塞D触发器逻辑功能分析、测试 1 分析图2-2所示维持阻塞D触发器的逻辑功能，填写表2-2中的分析部分。 2 选用一片，在数字电路学习机上合适的位置选取一个14P插座，按定位标记插好集成块。 3 对照附录1中74LS的引脚图，选用74LS中的个D触发器按图2-2接线，