第三章硬件层1课稿.ppt

第三章系统硬件体系 3.1 硬件体系框架 硬件层以信号为对象，完成各种信号之间的相互转换。通常信号变换前后其承载的信息不变，因此，无论如何变换，信号之间总是存在某种函数对应关系。 嵌入式系统的硬件层结构通常以嵌入式处理器为核心，以信号总线为骨干构成。 从嵌入式处理器向外考察，系统包括外围电路和外设。 根据各种单元电路的功能，嵌入式系统的硬件可划分为微处理器、存储器、输入/输出设备、通信和扩展接口等。 微处理器：作为系统核心，担负着将各种电信号转变为寄存器数据供上层系统操作的任务，同时向上层系统提供基本的数据操作功能。 存储器：用于保存系统的程序指令和运行过程中所须的寄存空间。 输入/输出设备和通信/扩展接口：实现系统与外界环境之间的信息交换。 3.2 硬件系统元素 第一个问题：嵌入式系统硬件电路由什么构成？ 3.2.1 微处理器 3.2.2存储器 3.2.3输入输出设备 3.2.4通信与扩展接口 3.2.1 微处理器和指令系统 1.微处理器内核的体系结构 处理器干了什么？ 处理器将所有可操作的硬件资源全部以地址空间的形式组织在一起，上层系统（软件）只看到统一的地址空间。可见处理器所作的第一件任务就是将这些硬件资源组织在一起，供软件操作，这项工作即寻址。 处理器内核 有限状态机模型：一个外部存储设备，可随机向右扩展的无限长符号带，每个单元所存储的符号定义为一定编码。一个有限状态控制器通过读/写头和字符带进行耦合。在任意时刻，有限状态控制器处于某个状态，读/写头扫描字符带上一个单元，而后： 根据该字符编码改变控制器状态； 擦除刚扫描的单元并印上一个新的符号； 读/写头向右移位。 处理器是如何完成寻址和指令操作的？ 处理器的体系结构：冯.诺依曼结构、哈佛结构 冯.诺依曼结构 1945年，冯.诺依曼提出。 指令与数据使用同一存储空间，经由同一总线传输。 冯.诺依曼结构处理器具有以下几个特点： 必有一个存储器； 必有一个控制器； 必有一个运算器，用于完成算术运算和逻辑运算； 必有输入和输出设备，用于进行人机通信。 冯.诺依曼的主要贡献就是提出并实现了“存储程序”的概念 指令与数据共享同一总线使得数据流的传输称为限制计算机性能的瓶颈，影响了数据处理速度的提高 哈佛结构 使用两个独立的存储器（空间），分别存储指令和数据，不允许指令和数据并存； 使用两条独立的总线分别操作两个存储空间。 指令和数据分别存放，保证了较高的可靠性。 由于程序执行过程中获取操作指令和操作数使用不同的总线，因此这两项工作可以同时进行，即两条或更多指令在执行时间上相互重叠，前一条指令尚未执行完成时，后一条指令已经读出准备执行，这就称为流水线结构。显然，这种结构可以提高系统运行速度。 改进型哈佛结构 哈佛Cache结构 为了保证系统的兼容性，在一些冯.诺依曼结构的计算机上使用哈佛结构的处理器，则在哈佛结构的处理上进行折衷，其对外（接编译器、存储器）的总线仍采用同一总线结构，而内部则分别设置指令、数据两个Cache存储器，在这一级别上实现指令、数据操作独立。 2.嵌入式微处理器 嵌入式处理器是指具备强的中断、I/O、内存和能耗管理能力，具有定制多类体系架构的特征，适当计算处理性能的微处理器。 嵌入式微处理器应该具有以下特点： 具有较强的实时多任务处理能力 具有较强的中断处理能力 具有强大的存储区保护功能 采用可扩展的处理器结构 提供丰富的调试功能 具有低功耗特性 嵌入式微处理器的历史 4位嵌入式微处理器 Intel 4004 4个PMOS LSI (大型集成电路 Large-Scale Integration) 2300个晶体管 3mm×4mm 16只针脚 主频108kHz 每秒60000次的运算速度 46条基本指令 德州仪器 TMSl000 PMOS 1024字节的ROM 64个4位字组的RAM 一个4位的输入接口 19个输出位 只能处理内部内存中的程序代码，无法外加外部内存 8位嵌入式微处理器 Intel公司 8080、MCS51 基于6微米技术 集成6000个晶体管 60条指令 时钟频率2MHz、N-MOS工艺 双8位操作数加法运算器、50万次/s 16位地址总线和8位数据总线 具备扩展寻址能力 Motorola公司6800 NMOS电路技术 16位地址总线，8位数据总线 运算的数据在主内存 三个寄存器(16位索引寄存器，两个累加器 ) Zilog公司的Z80 时钟频率 2.5MHz 双寄存器、双通道 80条指令 位测试、位设置、区块移动、搜寻及特殊输入输出等指令 16位微处理器 Intel8086 Motorola 68000 频率的变迁 4004：10