数字逻辑复习指-第二章.docVIP

组合电路的分析是已知逻辑电路，待求该电路的逻辑功能。根据以上例题的做法归纳出其步骤一般如下： 1.由逻辑图逐级写出函数表达式； 2.由函数表达式列出真值表； 3.根据真值表或表达式确定该电路的逻辑功能； 4.有时根据化简结果还可检验出原电路的设计是否属最佳方案，并改进之。 对于中、大规模集成组合电路，除了上述方法外，还可简化为直接通过分析手册上给定的集成芯片的真值表，来了解电路的逻辑功能、接口方法以及如何灵活应用，而不一定涉及电路的内部结构。 组合逻辑设计步骤： 1.按文字描述的逻辑命题写出真值表 这是十分重要的一步。具体为：先分析设计要求，设置输入、输出变量，设定逻辑状态1和0的含义，然后再按逻辑功能的要求列出真值表。 2.由真值表化简后写出函数表达式 有时为便于考虑最优化方案，可先由真值表写出与或表达式(方法见下面)。只要把真值表中函数值F=1的相应输入变量用一个“乘积项”=(与项)表示，其中：变量为1的用原变量表示，变量为0的用反变量表示，再把各个乘积项相加(相或)，就可得到函数F的表达式了。 （1）当采用小规模集成电路设计时，则要根据所选用的门进行函数化简，以求用最少的门来实现。化简时，可通过卡诺图法(直接根据真值表填图化简)，也可通过代数法(根据表达式进行化简)。 （2） 当采用中、大规模集成电路设计时，有时可能需对表达式进行适当的变换，以适应所需门的需要，然后再用最少的集成块来实现。 3. 画出相应的逻辑图。 【例1】已知逻辑电路图如图4-1所示分析其功能。 图4-1 【解】第一步：写出函数表达式 第二步：化简得 第三步：由最简式列真值表 可按前面介绍过的方法，对变量B、C的4种可能取值(00~11)，按其逻辑函数进行运算，求出相应的F值填入表中。例如，当B=C=0时， ,……由此可列出F的真值表，如表4-1所示。 表4-1 例1真值表 B C F 0 0 1 1 0 1 0 1 0 1 1 0 图4-2 例1的改进图 第四步：据最简表达式及真值表可确定该电路是一个二变量的异或电路(F=B C)。 第五步：由最简结果发现此原始电路的设计不经济，可改用一个异或门来实现，如图4-2所示。 组合逻辑设计练习题： 1、举重比赛中有三个裁判：主裁判A、副裁判B和C。各人面前有一个键钮，当三个裁判，或者一个主裁判和一个副裁判同时按下键钮时，显示“试举成功”的灯就会亮。试用与非门来设计能实现此功能的逻辑电路。 2、用四位全加器构成一位8421码的加法电路。 第一题：【解】第一步：理解题意，列真值表。 设：A、B、C裁判按下键钮为1，不按键钮为0。 并设：灯为F，且灯亮为1，灯灭为0。则可按题意列出真值表，如表4-3所示。 表4-3 例1真值表 第二步：直接根据真值表用卡诺图法化简。 图4-4 例1卡诺图化简 化简过程如图4-4所示。化简结果为： 第三步：画逻辑图如图4-5所示。 图4-5 例1逻辑图 如有两个8421码A3A2A1A0和B3B2B1B0相加。由于4位二进制数相加是逢十六进一，而8421码相加是逢十进一，故用4位全加器构成8421码加法器时，必须解决一个“如何使逢十六进一变成逢十进一”的问题，也即当加法器的和数Si超过9时，应使Si加6，强迫加法器进位，以此达到逢十进一的目的。为此要设计一个“过9加6”的校正电路。 解：第一步：Si超过9的情况有两种： （1）和数S3S2S1S0在1010~1111(10~15)的范围内时：最小项m10~m15为1，用卡诺图化简可得逻辑表达式为F′=S3S2S3S1，如图4-9所示。 （2）和数S3S2S1S0≥10000(16)时：全加器的最高位C3=1，产生进位。故可得满足加法器进位条件的逻辑表达式为： F=S3S2+S3S1+C3 当用与非门实现时： 第二步：在图4-10中，A与B并行输入到第一个4位全 图4-9 Si过9化简 加器中，进行A+B的运算： （1）当A+B的和数S3S2S1S01001(即9)时： 过9加6电路输出F为0，使B’3 B’2 B’1 B’0=0000。再将A’i=Si与B’i=0并行输入到第二个4位全加器中，进行Si+0的运算，最后输出为S ’ i=Si。 （2） 当A+B的和数S3S2S1S0≥1010(即≥10)时：过9加6电路输出F为1，使B’3 B’2 B’