管脚交换功能示说明.doc

  1. 1、本文档共15页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
管脚交换功能示说明

Altium Designer与芯片的管脚交换 Altium Designer简介 Altium Designer 6.0 (强大的电子产品开发系统): Altium Designer是业界首个,也是唯一的电子产品开发系统,在单一设计环境内实现软件、硬件和可编程硬件开发。允许工程师在单一应用中实现设计中概念到完成的全部功能。 Altium Designer 提供了唯一一款统一的应用方案,其综合电子产品一体化开发所需的所有必须技术和功能。Altium Designer 在单一设计环境中集成板级和FPGA系统设计、基于FPGA和分立处理器的嵌入式软件开发以及PCB版图设计、编辑和制造。并集成了现代设计数据管理功能,使得Altium Designer成为电子产品开发的完整解决方案-一个既满足当前,也满足未来开发需求的解决方案。 Altium Designer 6.0是Altium公司继Protel系列产品(Protel 99,Protel 99 SE,Protel 2000,Protel DXP,Protel DXP 2004,Protel Nexar 2004)后的最新高端设计软件。 Altium Designer 6.0增强了FPGA的开发功能,特别适用于个人FPGA开发。其软硬件并行开发思想必将在不久的将来成为FPGA开发的主流思想,在国外已经慢慢地流行起来,并受到很高的评价。 Altium Designer 6.0加强了FPGA-PCB协同设计能力 Windows电子设计软件开发商Altium公司宣布其最新一体化电子产品开发系统Altium Designer 6.0极大地增强了FPGA-PCB协同设计的能力,工程师可以充分利用FPGA作为系统平台,而且简化大型FPGA与物理PCB平台的集成。 虽然人们早就认识到了FPGA给逻辑开发带来的好处,但把这些器件集成到PCB设计流程所带来的挑战,会使得PCB线路板设计变得十分复杂并导致整体设计时间超长。通常无需考虑PCB版图即进行FPGA管脚分配,而在大规模可编程器件中使用的密集封装技术将使得PCB板布线成为极大的挑战。 Altium Designer打破了FPGA的使用障碍,把硬连接的PCB平台和软件及软连接的逻辑开发集成在一起,后者构成的嵌入式智能通过在PCB线路板上编程以创建完整的应用。Altium Designer 6.0改进了FPGA级设计和PCB级设计间的集成,开发了很多新功能,与现在的大型可编程器件相结合,它们精简了产品开发。 “大型FPGA器件的可用性正改变着工程师的系统设计方法――产品中可以添加更多智能并同时缩短设计时间,减少制造成本。”Altium的创始人和CEO Nick Martin说,“Altium Designer 6.0可帮助工程师在嵌入式智能级和物理设计级充分利用FPGA提供的好处,系统的统一特性打破了在主流设计中广泛采用可编程器件的障碍,这样可以充分利用这些器件的扩展资源,简化逻辑和物理设计。” Altium Designer 6.0引入了动态网络重分配概念,PCB布线期间可在线交换FPGA管脚。这包括重新分配预先布线的子网和交换链接的差分信号对,差分信号对可利用FPGA器件上充分的LVDS资源。动态网络重分配在板级具有增强了的FPGA管脚优化引擎,允许工程师充分利用FPGA器件管脚的可重新编程特性,在PCB板极获得最优的布线方案。Altium Designer系统的统一特性允许在板级完成的管脚交换和FPGA项目的自动同步,减少手动调整处理I/O的耗时。 通常带有大量管脚的FPGA器件是密集BGA型封装。这给原型阶段的调试带来很大困难,因为这些器件上的管脚不能直接探测。Altium Designer的LiveDesign开发方法允许工程师在开发中可与基于FPGA的设计直接交互。 Altium Designer 6.0具有改进的JTAG器件浏览器,可提供系统中所有JTAG器件的管脚状态显示,在调试期间工程师可以实时检测管脚信号状态。管脚状态也可以在源原理图和PCB版图动态显示,‘定位’查看设计文档内的信号状态。另外还有Altium Designer的FPGA虚拟仪器,可用来设定并监控FPGA内的信号,给设计师提供电路运行完整的状态图,以进行系统的逻辑和物理调试。 FPGA系统的在线测试在Altium Designer 6.0中得到改进,提供增强的逻辑分析仪(LAX)虚拟仪器。可配置的LAX可监控FPGA内从8位到64位带宽的总线,支持多重信号集的连接。任意信号都可用来触发输入或选定为数据源。当可配置的LAX连接到处理器指令总线时,总线数据可显示为反汇编的代码指令,代码相关的问题可方便地在虚拟仪器输出中进行跟踪。

文档评论(0)

gov469 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档