8第二章 医学号采集系统-2.docVIP

2.4 高速数据采集与数据传输 在微型计算机数据采集装置的设计中存在着一个很重要的问题，即高速数据采集与数据传输速率之间的协调。这不仅与A/D转换器转换速率有关，还与A/D转换的控制方式以及数据传输方式相关。数据传输主要有程序控制的数据传输、DMA传输、基于数据缓存技术的高速数据传输等多种方式。下面分别加以介绍。 1. 程序控制的数据传输方式 这种方式是指通过CPU执行程序来控制A/D转换与数据传输的方式，例如前几节讨论的查询方式、延时等待方式、中断方式等均属于这种方式。 在程序控制的A/D转换和数据传输方式下，每传输一个数据，CPU都要执行若干条指令，这对于高速数据采集以及要求成批交换数据的场合，就显得速度较慢了。例如要求一个A/D转换器实时采集一批数据，并传输到微型计算机系统中的一段存储区域内。若采用程序控制的方法，编制的控制程序要完成下列几项工作：首先，它必须建立一个指向缓冲区的存储器地址指针，并且每传输一个数据都要使地址指针加1；第二，它还必须确定所传输数据的字节数目，并以此作为测试是否需要终止传输循环的依据；第三，采用查询、延时等待或中断方式控制A/D转换的过程并将转换的数据传输到微型计算机系统中。若上例中的微型计算机系统采用IBM-PC机（或单片机系统），可以估算出，每传输一个字节数据需要长达10μs左右的时间。 近年来，随着CPU时钟频率和总线速度大幅度的提升，这种数据传输方式的速度也有很大的提高，但是相对地说，这种方式的传输速度不高。因此，程序控制的数据传输方式一般只能使用于速度较慢的应用场合。 2. DMA控制的数据传输方式 DMA方式即在DMA控制器控制下的直接存储器存取方式，在这种方式下，外设与内存之间的数据传输过程不再由CPU控制，而是在DMA控制器的控制和管理下进行直接传输，从而提高了传输速度。 例如在PC机系统中进行DMA传输时，CPU将让出对总线的控制权，而由DMA控制器暂时控制，其过程可用图2-23来说明。 图2-23 DMA传输示意图 DMA控制器中的地址寄存器和计数器都是可寻址的。在DMA控制器工作之前，必须在主程序中用指令对DMA控制器初始化：预置地址寄存器的初值，即存储器中要传输数据区的首地址；预置计数器初值，即传输字节总数；预置状态或控制寄存器来决定读或写操作等。初始化之后便可启动外设。当外设准备好数据后，就向DMA发出DMA请求。DMA接受申请后又转向CPU发出总线请求信号。CPU在结束当前机器周期后，即响应DMA申请并“脱开”系统总线。DMA接管总线控制权之后，就在地址总线上发出所要读/写的存储单元地址以及控制存储器和I/O设备的读、写信号，实现I/O设备与存储器之间的一个字节的传输。然后DMA控制器内的地址寄存器加1，计数器减1，再实现下一次传输过程。这样循环操作，直至计数器值为零，表示数据传输完毕。最后，DMA控制器撤消向CPU提出的总线请求信号，CPU接管总线控制权后继续执行有关程序。 在上述DMA传输过程中，传输字节数据的途径是I/O设备接口、总线和存储器接口，并不经过DMA控制器，因而速度很快。在大多数情况下，DMA方式传输一个字节只需要两个时钟周期的时间。除此之外，CPU在现行指令的每个机器周期结束即可响应DMA，故CPU响应DMA请求的最大延时不会超过一个机器周期。 PC机采用DMA传输方式后使数据传输的速率得到很大的提高，但在DMA传输过程中，由于CPU“脱开”系统总线不再工作，因而CPU的工作效率较低。此外，传输速率还受到DMA控制器芯片最高工作频率的限制，例如DMA控制芯片8237A的最大工作频率为3MHz。 为了提高CPU的工作效率，许多现代高性能DSP芯片内含有多个在片（on-chip）DMA控制器，并提供专门的DMA传输总线，可以在几乎不需要处理器核干预的情况下就能完成数据的DMA传输。这样，就使处理器核从内存与外设的数据传输中解放出来，而去执行更重要的工作。由于处理器核的运行与数据传输并行工作，工作效率很高。 3、基于高速数据缓存技术的数据传输方式 在一般的高速数据采集系统中，微处理器控制的数据传输速率及有关数据处理的速度与前端A/D转换器的采集速度往往是不一致的，为了协调它们之间的工作，可以在两者之间加入数据缓存器进行缓冲，使前端采集数据与后级数据处理异步工作。另外，在多微处理器系统应用场合，各微处理器系统的工作也不可能完全同步，当它们之间需要高速传输数据时，也可以采用高速数据缓存技术。总之，在系统或模块之间，如果没有能够高速传输数据的接口，极易造成瓶颈堵塞现象，影响整个系统的处理能力。 目前采用比较多的数据缓存方式是：基于双口RAM的高速数据缓存方式和基于FIFO的高速数据缓存方式。 2.5 模拟量输出通道 2.5.1 D/A转换器概述 1.