第5章 时序逻辑路学习指导.docVIP

第五章 时序逻辑电路 一、内容提要 在时序逻辑电路中，任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。时序电路通常包括组合电路和存储电路两部分，而存储电路是必不可少的。 本章首先简单介绍同步时序电路的结构和分类，再介绍同步时序电路的分析方法和设计方法；介绍中规模标准时序模块电路：计数器、寄存器和移位寄存器等，最后介绍了用中规模标准模块电路构成实用时序电路的方法。 二、重点难点 1、本章的重点内容为： ① 同步时序逻辑电路的分析； ② 时序逻辑电路的设计； ③ 用中规模标准模块电路构成实用时序电路。 2、本章的难点为： ① 时序电路的分析中，由状态转换表或状态转换图分析得出电路的逻辑功能。 ② 在时序电路的设计中，根据给定的逻辑问题进行逻辑抽象，得出电路的状态转换图或状态转换表；对状态进行化简，将等价状态进行合并，以求得最简的状态转换图。 ③ 应用时序模块及组合电路构成逻辑功能电路。比如控制器，由时钟脉冲控制产生一系列控制其他电路与系统动作的控制信号。 三、典型例题和习题解答 5-1 分析题5-1图所示电路，画出时序图和状态图，起始状态Q0Q1Q2Q3=0001。 解：状态图： CP Q0 Q1 Q2 Q3 0 0 0 0 1 1 1 0 0 0 2 0 1 0 0 3 0 0 1 0 4 0 0 0 1 时序图： CP Q0 Q1 Q2 Q3 5-2 分析题5-2图所示电路，画出电路的状态图。 解：状态图: CP Q0 Q1 Q2 0 0 0 0 1 1 0 0 2 0 1 0 3 0 0 1 4 0 0 0 5-3 JK触发器组成5-3图所示电路。分析该电路为几进制计数器，并画出电路的状态图。 解：状态图： CP Q1 Q2 Q3 0 0 0 0 1 1 0 0 2 0 1 0 3 1 1 0 4 0 0 1 5 0 0 0 该电路为五进制计数器 JK触发器促成如图5-4图所示的电路。 分析该电路为几进制计数器，画出状态图。 若令K3 = 1，电路为几进制计数器，画出其状态图。 解：（1） CP Q1 Q2 Q3 0 1 2 3 4 5 6 7 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 0 0 0 为7进制计数器 (2) CP Q1 Q2 Q3 0 1 2 3 4 5 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 0 为4进制计数器 5-5 试画出题5-5图（a）所示电路中B,C端的波形。输入端A,CP波形如题5-5图(b)所示，触发器的起始状态为零。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 CP A Q0 Q1 B C 5-6 分析题5-6图所示电路，画出电路的状态图，说明电路能否自启动。 解：状态图： CP Q1 Q2 Q3 Z 0 1 2 3 4 5 6 7 0 1 0 0 0 0 1 0