計算機工学特論a第4回論理合成-el.gunma.pptVIP

計算機工学特論A第4回　論理合成 山越研究室　増山　知東 論理合成とは？ HDL言語で書かれたソースファイルを 　　ゲート回路のような“素子”に変換し 　　　それらを組み合わせ、機能を向上させること。 但し、論理合成に不向きな言語仕様もある。 具体的な方法 ソースファイルである .v ファイルから 　　　シンボルファイル（.bsf ファイル）を作成する 具体的な方法 作成したシンボルファイルを用いて 　　　　.bdf ファイル上に回路図を書いていく。 具体的な方法 .vwf ファイルを作成してシミュレーションを行う。 フル?アダー呼び出しによる加算回路の論理合成 シミュレーション結果 フル?アダーの論理合成結果 シミュレーション結果 第2章　もう少し進んだVerilog HDL記述２．１　電子サイコロ 修士1年　赤津　実幸 電子サイコロの構造 電子サイコロの各処理の説明 電子サイコロの各処理の説明 module saikoro　出力結果1 module saikoro　出力結果2　問題の検証 module saikoro 改善1 不定値を0化 module saikoro 改善1 変更後 module saikoro 改善1 変更後 module saikoro 改善2 デコーダ処理 module saikoro 改善2 変更後 module saikoro 改善2 比較 計