数字电子技术第三章解剖.ppt

+V DD RP n … m … 1 1 1 IIH（total IOZ（total 为使得高电平不低于规定的VOH的最小值，则Rp的选择不能过大。Rp的最大值Rp max ： 当VO VOH 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 1.COMS漏极开路门 （3）上拉电阻的计算 了解 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 X 1 逻辑功能：高电平有效的同相逻辑门 0 1 实验演示 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 2.三态输出门电路 重点 1 BUS 2 EN 0 1 0 0 1 1 传递至数据总线 传递至数据总线 三态门应用举例 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 2.三态输出门电路 重点 电路 逻辑符号 υI / υO υo/υI C 等效电路 3.1.7 CMOS传输门 了解 当C 5V, －5V≤VI≤＋5V，DS均导通，模拟开关闭合 TN和 TP的G极作控制端, 由互补信号C和 控制 TN和TP结构对称，S极和D极可互换 G G TP：UGS －2V, 导通 TN：UGS 2V, 导通 5V -5V 若－5V≤VI≤3V： 管TN： UGS 5-Vi 2