Chapter 2 C54硬件结构C2.pptVIP

D S P 原理 与 应 用The principle and application of DSP 第二章 C54硬件结构 本章知识概要： C54x系列DSP引脚功能 内外部总线结构 CPU结构 内部存储器结构 片内外设电路 系统控制 要求全面了解C54系列芯片的硬件资源。 2.1 TMS320C54x硬件结构框图 1. 内部结构 (1) CPU 包括算术逻辑运算单元(ALU)、乘法器、累加器、移位寄存器、各种专门用途的寄存器、地址生成器及内部总线。 (2) 存储器系统 包括片内程序ROM、片内单访问的数据RAM和双访问的数据RAM、外接存储器接口。 (3) 片内外设与专用硬件电路 包括片内定时器、各种类型的串口、主机接口、片内锁相环(PLL)、时钟发生器及各种控制电路。 2.1 TMS320C54x硬件结构框图 2. TMS320C54x主要特性 低功耗、高性能的16位定点DSP芯片 （1）CPU部分 多总线结构:1条程序总线、3条数据总线和4条地址总线 40位ALU:包括1个40位桶形移位寄存器和2个独立的40位累加器 17位并行乘法器，与40位专用加法器相连，用于非流水线式单周期乘法/累加(MAC)运算 CSSU：用于加法/比较选择 指数编码器：单个周期内计算40位累加器中数值的指数 双地址生成器：包括8个辅助寄存器(AR)和2个辅助寄存器算术运算单元(ARAU) 2