FPGA課程设计基于FPGA器件设计与实现UART.docVIP

PAGE II 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc359329933 摘 要 PAGEREF _Toc359329933 \h II HYPERLINK \l _Toc359329934 Abstract PAGEREF _Toc359329934 \h III HYPERLINK \l _Toc359329935 引言 PAGEREF _Toc359329935 \h 1 HYPERLINK \l _Toc359329936 1项目构成的基本原理 PAGEREF _Toc359329936 \h 2 HYPERLINK \l _Toc359329937 1.1 、UART简介 PAGEREF _Toc359329937 \h 2 HYPERLINK \l _Toc359329938 1.2、UART的基本特点 PAGEREF _Toc359329938 \h 2 HYPERLINK \l _Toc359329939 2项目实现的基本原则 PAGEREF _Toc359329939 \h 4 HYPERLINK \l _Toc359329940 2.1、FPGA UART系统组成如图2所示： PAGEREF _Toc359329940 \h 4 HYPERLINK \l _Toc359329941 2.2、波特率发生器 PAGEREF _Toc359329941 \h 4 HYPERLINK \l _Toc359329942 2.3、UART接收器 PAGEREF _Toc359329942 \h 4 HYPERLINK \l _Toc359329943 2.4、UART发送器 PAGEREF _Toc359329943 \h 6 HYPERLINK \l _Toc359329944 2.5芯片的选择 PAGEREF _Toc359329944 \h 7 HYPERLINK \l _Toc359329945 3程序设计 PAGEREF _Toc359329945 \h 8 HYPERLINK \l _Toc359329946 3.1顶层程序 PAGEREF _Toc359329946 \h 8 HYPERLINK \l _Toc359329947 3.2 UART发送器程序 PAGEREF _Toc359329947 \h 10 HYPERLINK \l _Toc359329948 3.3 UART接收器程序 PAGEREF _Toc359329948 \h 12 HYPERLINK \l _Toc359329949 3.4整体电路图 PAGEREF _Toc359329949 \h 14 HYPERLINK \l _Toc359329950 4仿真 PAGEREF _Toc359329950 \h 15 HYPERLINK \l _Toc359329951 4.1顶层仿真 PAGEREF _Toc359329951 \h 15 HYPERLINK \l _Toc359329952 4.2波特率发生器仿真 PAGEREF _Toc359329952 \h 15 HYPERLINK \l _Toc359329953 4.3UART发送器仿真 PAGEREF _Toc359329953 \h 16 HYPERLINK \l _Toc359329954 4.4 UART接收器仿真 PAGEREF _Toc359329954 \h 16 HYPERLINK \l _Toc359329955 5总结 PAGEREF _Toc359329955 \h 17 HYPERLINK \l _Toc359329956 6参考文献 PAGEREF _Toc359329956 \h 18 摘 要 基于FPGA设计和实现UART，可以用片上很少的逻辑单元实现UART的基本功能。与传统设计相比，能有效减少系统的PCB面积，降低系统的功耗，提高设计的稳定性和可靠性，并可方便地进行系统升级和移植。 采用有限状态机模型形式化描述了UART的功能,在此基础上用硬件描述语言VHDL编程实现了UART，并使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTap对数据传输进行了检测,验证了设计的正确性。 本设计具有较大的灵活性，通过调整波特率发生器的分频参数，就可以使其工作在不同的频率。采用16倍波特率的采样时钟，可以实时有效探测数据的起始位，并可对数据位进行“对准”中央采样，保证了所采样数据的正确性。该模块可以作为一个完整的IP核移植进各种FPGA中，在实际应用时可嵌入到其他系统中，很容易实现和远端上