通信原理课程设计-基于VHDL的HDB3码实现.doc

通信原理 课程设计报告 题 目 基于VHDL的HDB3码实现 学院(部) 电子信息工程学院 专 业 通信工程（本） 学生姓名 ******* 学 号 2008********* 年级 2008 指导教师 ****** 职称 讲师 二O一0年 十二 月 目 录 摘 要 2 第一章 EDA辅助设计工具的介绍 3 1.1 FPGA的介绍 3 1.2 VHDL语言和QUARTUSⅡ 3 1.2.1 VHDL语言 3 1.2.2 EDA工具QUARTUSⅡ 3 第二章 HDB3码编码器的建模与实现 5 2.1 HDB3码编码规则 5 2.2 基于VHDL的编码器的建模及实现 6 2.2.1 编码器的VHDL建模及难点分析 6 2.2.2 基于VHDL编码器的实现 7 2.3编码中单/双极性转换的实现 11 2.3.1单/双极性转换的流程图 11 2.3.2单/双极性变换的VHDL实现 13 2.4 HDB3码编码器的波形仿真及分析 14 结论与心得 16 参考文献 17 附 录 HDB3码编码器完整源程序 18 摘 要 本文以FPGA为硬件平台，基于EDA工具QUARTUSⅡ为软件平台上对HDB3编码进行实现。通过本课程设计对EDA工具软件QUARTUSⅡ有一个初步的认识，并熟悉其基本的编译仿真等功能。由于在EDA的软件平台QUARTUSⅡ上不能处理双极性的信号，因此对HDB3码的编码采用双相码代替原代码，编码部分分为加V、加B以及单/双极性变换三个部分；QUARTUSⅡ的平台上对输入的码元进行编码、系统仿真，验证了HDB3码的编码的正确性。 关键词：HDB3；VHDL；编码；QUARTUSⅡ 第章 EDA设计的介绍 FPGA是一种可编程，结构主要分为三部分：可编程逻辑单元，可编程输入输出单元和可编程连线部分。 概括来说，FPGA器件具有下列优点：高密度、高效率、系列化、标准化、小型化、多功能、低功耗、低成本、设计灵活方便，可无限次反复编程，并可现场模拟调试验证。使得使用FPGA器件，一般可在几天到几周内完成一个电子系统的设计和制作，可以缩短研制周期，达到快速上市和进一步降低成本要求。 1.2 VHDL语言和QUARTUSⅡ 1.2.1 VHDL语言 常用的硬件描述性语言有VHDL和ABEL语言。VHDL语言VHSIC，VHDL 计方法灵活、支持广泛 VHDL语言可以支持自顶至下的设计方法，而且还支持同步电路、异步电路、FPGA设计。其范围之广是其它方法所不能比拟的。目前大多数EDA工具几乎都支持VHDL语言。这给VHDL语言进一步推广和应用创造了良好的环境。 VHDL语言具有多层次描述系统硬件功能的能力，可以从系统的框图到门级电路。 QUARTUSⅡ QUARTUSⅡ软件是美国Altera公司为SOPC(系统级可编程芯片 ⒈开放的界面 QUARTUS II软件可与其它EDA厂家的设计输入、综合、验证工具相连接。设计人员可使用ALTERA或标准EDA设计输入工具建立电路设计，使用QUARTUSII编译器对ALTERA的器件进行编译，然后使用ALTERA或其他标准EDA验证工具进行验证。 QUARTUS II系统的核心—编译器支持ALTERA公司的FLEX10K, FLEX6000, MAX7000等可编程逻辑器件系列，除了MAX+PLUS II以外惟一真正与结构无关的可编程逻辑设计环境。QUARTUSⅡ的编译器还提供了强大的逻辑综合与优化功能，使设计人员能比较容易地将其设计集成到可编程逻辑器件中。 2.接受高级描述语言 QUARTUS II接受多种硬件描述语言，包括VHDL、AHDL、C、C++等语言。 3.良好的人机界面 QUARTUSⅡ具有比MAX+PLUSⅡ更加人性化的人机界面，方便工程人员的操作。基于上述的特点，本文采用QUARTUSⅡ软件对HDB3编、译码的仿真验证。 第二章 HDB3码编码器的建模与实现 2.1 HDB3码编码规则 在现实的通信系统中，为了满足基带传输的要求，单极性脉冲序列必须经过适当的基带编码，以保证传输码型中无直流分量，有一定的自检能力和适应不同信源的统计特性的能力。在基带传输中，常用的码型有AMI码、HDB3码等。其中，AMI