第五章 同步时序电路.ppt

第五章 同步时序电路 本章作业 时序逻辑电路与组合逻辑电路的区别 §5—1 同步时序电路的结构 X、Y、W与Q间的逻辑关系可用下述方程来描述： 【例】 §5—2 激励表、状态表及状态图 J-K触发器 T触发器状态表 同步时序电路的状态表 【例】 同步时序电路的两种模型 Moore模型 §5—3 同步时序电路的分析 【例1】 时序图： 【例2】 状态表 时序图 【例3】 状态图 【例4】 状态表 【例5】 状态表 状态图 时序图 注意： 时序图 §5—4 同步时序电路的设计 一、 计数器的设计 【例1】 状态表： 电路图 检查能否自启动 选用J—K触发器 方法二：直接从次态求驱动方程 【例2】 二、一般同步时序电路的设计 状态图 【例2】 状态图 X/Z 【例1】 状态化简： 利用隐含表进行状态化简一般方法： 【例1】 第二步：寻找最大等价类 第三步：建立最简化状态表 【例2】 最大等价类 状态分配(状态编码)的原则： 【例】 如前面【例2】 求控制函数(驱动方程)和输出函数 控制函数和输出函数卡诺图 方法二 电路图： 同步时序电路设计总结 【例3】 状态化简 状态化简 【例4】 §5—5 集成化的同步时序电路 1、4D触发器构成的寄存器 2、具有锁定(Hold)功能的4D寄存器 寄存器堆(4?4) 使用没有锁定功能的寄存器实现寄存器堆 3、 具有锁定功能的双输入寄存器 有输入输出使能的4位寄存器结构 双向总线寄存器 二、移位寄存器 1、由触发器构成的移位寄存器 时序图 四位串行输入、串/并行输出左移寄存器 四位串行输入、串/并行输出双向移位寄存器 四位串/并行输入、串/并行输出双向移位寄存器 2、集成化的移位寄存器 功能表 74??194应用举例 环扭形计数器 4位格雷码计数器相当于?8除法器 ?6除法器 ?5除法器 【例】 2)四位右移移位寄存器74??195 74??195功能分析(见教材P199图5—47) 74??195应用举例 环形计数器 移位寄存器型序列信号发生器 【例】 取n=4 逻辑电路图 改动设计： 修改后的电路： 【例】 二、计数器 D触发器实现4位二进制计数器 利用状态表，卡诺图化简求表达式 电路图 计数器波形图 用负边沿D触发器构成的同步二进制集成化计数器74??163 用负边沿D触发器构成的同步二进制集成化计数器74??163 用主—从J—K触发器构成的同步二进制集成化计数器74??161 74??161波形图 集成芯片管脚图 2、同步十进制计数器 用负边沿D触发器构成的同步十进制集成化计数器74??162 用负边沿D触发器构成的同步十进制集成化计数器74??162 用主—从J—K触发器构成的同步十进制集成化计数器74??160 3、集成计数器的应用 方法二 2）置“0”方式 方法二：用并行输入端反馈置“0” 【例】 方法二：综合因子法 计数器的应用 【例2】 序列脉冲分配器时序图 【例3】 4、可逆同步计数器 单时钟可逆计数器74??191 2)双时钟可逆计数器(74??193) 分析下面时序电路的逻辑功能 Q7 D7 Q0 D0 CP RA Q7 D7 Q0 D0 CP RB S FA C1 C0 a b D CP Q . . CP . 逻辑功能：八位串行加法器(累加器) 1、同步二进制计数器 1 1 1 1 15 0 1 1 1 14 1 0 1 1 13 0 0 1 1 12 1 1 0 1 11 0 1 0 1 10 1 0 0 1 9 0 0 0 1 8 1 1 1 0 7 0 1 1 0 6 1 0 1 0 5 0 0 1 0 4 1 1 0 0 3 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 Q0 Q1 Q2 Q3 N J0＝K0＝1 J-K触发器实现4位二进制计数器 J1＝K1＝Q0 J2＝K2＝Q1Q0 J3＝K3＝Q2Q1Q0 画逻辑图(略） 快速进位法 直接观察分析求表达式 1 1 1 1 15 0 1 1 1 14 1 0 1 1 13 0 0 1 1 12 1 1 0 1 11 0 1 0 1 10 1 0 0 1 9 0 0 0 1 8 1 1 1 0 7 0 1 1 0 6 1 0 1 0 5 0 0 1 0 4 1 1 0 0 3 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 Q0 Q1 Q2 Q3 N Q0n+1置1的条件是Q0n＝0； Q1n+1置1的条件是:Q0nQ1n＝10,01 D1=Q0n?Q1n Q2n+1置1的条件是： Q2n＝1，且Q1nQ0n?11 Q2n＝0，且Q1nQ0n＝11 D2=Q2nQ1nQ0n+Q2nQ1nQ0n D3=Q3n?(Q2nQ1nQ0n) Q0n+