實验二简单时序电路的设计.docVIP

简单时序电路的设计 一、实验目的： 1.熟悉QuartusII的VHDL文本设计过程。 2.学习简单时序电路的设计、仿真和硬件测试。 二、实验原理 时序逻辑电路是现代复杂数字电路的重要组成部分，往往占到整个设计的90％以上。触发器是时序电路的基本单元，本实验中将涉及到边沿触发和电平触发两种电路结构，其中边沿触发是实际电路实现的主要方式。 三 实验环境 硬件：PC机、Cyclone III开发板一块。 软件：Quartus II 8.1 四．实验内容 设计一个上升沿触发的D触发器 输入：D 输出：Q 触发时钟：CLK 2） 在QuartusII环境下对以上设计的模块进行编译，记录时序分析数据和仿真波形，并在实验电路上进行硬件测试。 管脚锁定： D PIN_J6 CLK PIN_G4 Q PIN_D2 五．实验步骤： 1. 建立工作库文件夹和编辑设计文件 新建一个文件夹。本项设计文件夹取名为D:\DFF1。 输入源程序。打开Quartus II ，选择File—New 。在New窗口中的Device Design Files中选择编译文件的语言类型，这里选择VHDL Files 。然后在VHDL 文本编辑窗中输入2选1多路选择器的VHDL程序。 程序如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY DFF1 IS PORT(CLK:IN STD_LOGIC; D:IN STD_LOGIC; Q:OUT STD_LOGIC); END; ARCHITECTURE bhv OF DFF1 IS SIGNAL Q1:STD_LOGIC; BEGIN PROCESS(CLK,Q1) BEGIN IF CLKEVENT AND CLK =1 THEN Q1=D; END IF; END PROCESS; Q=Q1; END bhv; 文件存盘。选择File—Save As 命令，找到已设立的文件夹D:\DFF1,存盘文件名应该与实体名一致，即DFF1.vhd 。当出现问句“Do you want to create…”时，点击“是”，直接进入创建工程流程。 2. 创建工程 （1）打开建立新工程管理窗口。在上一步弹出的New Project Wizard：Introduction窗口点击“Next”按钮，即弹出“工程设置”对话框。单击此对话框最上一栏右侧的“…”按钮，找到文件夹 D:\quartvs2\ DFF1 ，选中以存盘的文件DFF1.vhd 在单击“打开”按钮。 （2）将设计文件加入工程中。单击下方的“Next”按钮，在弹出的对话框中单击File栏的按钮，将与工程有关的所有VHDL文件加入此工程，然后单击下方的“Next”按钮。 （3）选择目标芯片。首先在Family栏选芯片系列，在此选“Cyclne3”系列，再在Available devices栏中选择具体芯片，最后在Package栏选择FBGA,在Pincount栏中选择256，点击下方的“Next”按钮。 （4）结束设置。在弹出的窗口再点击“Next”按钮，出现“工程设置统计”窗口，上面列出了此项工程相关的设置情况，最后单击Finish按钮。即已设计好此工程。 3. 全程编译 编译前首先选择Processing菜单中的Start Compilation项，启动全程编译。编译过程中药注意工程管理窗口下方的Processing栏中的编译信息。如果工程中文件有错误，启动编译后在下方的Processing栏中会显示出来，对于Processing栏显示出的语句格式错误，可双击此条文，即弹出对应的vhdl文件，在深色标记处即为文件中的错误，再次进行编译直至排除所有错误。 4. 仿真 对工程设计编译后，必须对其功能和时序性质进行仿真测试，以了解设计结果是否满足原设计要求。 打开波形编译器。选择菜单File中的New项，在New窗口中选择Other Files中的 Vector Waveform File，单击OK按钮，即出现空白的波形编译器。 设计仿真时间区域。在Edit菜单中选择End Tian项，在弹出的窗口中的Tian栏处输入50，单位选“us”，单击OK，结束设置。 波形文件存盘。选择File中的Save as项，将以默认名DFF1.vwf的波形文件存入文件夹d:\ DFF1中。 将工程DFF1的端口信号名选人波形编译器中。