汕头大学电子系EDA实验三.docVIP

汕 头 大 学 实 验 报 告 学院: 系:专业:年级:成绩: 时序逻辑电路的VHDL模型实验 实验目的 了解普通4×4键盘扫描的原理。 掌握组合逻辑电路和时序逻辑电路的混和设计。 进一步加深七段码管显示过程的理解。 硬件要求 1、4×4键盘阵列。 2、FPGA主芯片。 3、可变时钟源。 4、七段码显示区。 5、LED显示模块。 实验原理 2个独立按键控制加减：通过扫描2个独立按键分别来控制“+1”和“—1”，然后通过七段数码显示来实现0——9的数字 4×4键盘扫描：获取其键值，并对其进行编码，从而进行按键的识别，并将相应的按键值进行显示。键盘扫描的实现过程如下：对于4×4键盘，通常连接为4行、4列，因此要识别按键，只需要知道是哪一行和哪一列即可，为了完成这一识别过程，我们的思想是，首先固定输出4行为高电平，然后输出4列为低电平，在读入输出的4行的值，通常高电平会被低电平拉低，如果读入的4行均为高电平，那么肯定没有按键按下，否则，如果读入的4行有一位为低电平，那么对应的该行肯定有一个按键按下，这样便可以获取到按键的行值。同理，获取列值也是如此，先输出4列为高电平，然后在输出4行为低电平，再读入列值，如果其中有哪一位为低电平，那么肯定对应的那一列有按键按下。获取到行值和列值以后，组合成一个8位的数据，根据实现不同的编码在对每个按键进行匹配，找到键值后在7段码管和LED显示。