電磁兼容的设计方法介绍.docVIP

更多免费资料下载请进： HYPERLINK / 中国最大的免费课件资料库 电磁兼容的设计方法介绍(3—5) 七﹑阻抗的大小????? 在前次的共模和异模讨论中有提到﹐共模Vcm电压的产生﹐是和共模电流及接地阻抗的大小有关﹐也就是?????????? VCM = ICM X RG一般来说Icm的电流往往不是我们所能控制﹐但是RG却是可以透过接地和屏蔽的方式来降低﹐因为能适当的降低RG﹐则相对的VCM就会降低﹐而噪声的辐射自然就跟着减小﹐至于要使得ICM 降低﹐通常要处理到时脉频率(Clock)以及IC组件上的电压﹐这样往往会明显影响到产品的功能和稳定性﹐除非不得已一般是不考虑如此的做法。??????? 从阻抗的观点来看﹐首先就是要讨论到电路板上的阻抗﹐就是一般典型的layout走线﹐每英寸（Inch)约有20nH的电感存在﹐也就是2.45公分长的走线﹐其线上所存在的电感将近有20nH。??????? 线上的阻抗跟对策有很大的关系﹐很多问题就在这个地方﹐通常要注意的有两个问题﹐第一个就是电感﹐第二个就是频率。??????? 从电感上来说﹐当走线愈长则相对上的电感也就会愈高﹐这就是一般在Layout时常常会提到的一个观念﹐Clock的走线要尽量短不可走的太长﹐不过实际的layout上也不一定是如此。?????? 另外一个重点就是从频率的角度来看﹐假设信号是跑1MHz