第5章存储系统和结构汇总.ppt

* 由于段的分界与程序的自然分界相对应，所以具有逻辑独立性，易于程序的编译、管理、修改和保护，也便于多道程序共享。但是，因为段的长度参差不齐，起点和终点不定，给主存空间分配带来了麻烦；容易在段间留下不能利用的零头，造成浪费。 5.8.3 段式虚拟存储器（续） * 将程序按其逻辑结构分段，每段再划分为若干大小相等的页；主存空间也划分为若干同样大小的页。虚存和实存之间以页为基本传送单位，每个程序对应一个段表，每段对应一个页表。CPU访问时，虚地址包含段号、段内页号、页内地址3部分。首先将段表起始地址与段号合成，得到段表地址；然后从段表中取出该段的页表起始地址，与段内页号合成，得到页表地址；最后从页表中取出实页号，与页内地址拼接形成主存实地址。段页式存储器综合了前两种结构的优点，但要经过两级查表才能完成地址转换，费时要多些。 5.8.4 段页式虚拟存储器 * 段页式虚拟存储器将存储空间按逻辑模块分成段，每段又分成若干个页，访存通过一个段表和若干个页表进行。段的长度必须是页长的整数倍，段的起点必须是某一页的起点。 5.8.4 段页式虚拟存储器（续） * 为了将访问页表的时间降低到最低限度，许多计算机将页表分为快表和慢表两种。将当前最常用的页表信息存放在一个小容量的高速存储器中，称为“快表”（TLB），当快表中查不到时，再从存放在主存中的页表中查找实页号。与快表相对应，存放在主存中的页表称为“慢表”。快表只是慢表的一个副本，而且只存放了慢表中很少的一部分。 5.8.5 快表与慢表 2010.9 重庆文理学院 已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问： 1）若每个模板为32K×8位，共需几个模块板? 2）每个模块内共有多少片RAM芯片? 3）主存共需多少RAM芯片？CPU如何选择模块板？ 2010.9 重庆文理学院 解：（1）由于主存地址码给定18位，所以最大空间为218=256K，主存的最大容量为256K。现在每个模块板的存贮容量为32KB，所以主存共需256KB/32KB=8块板。 （2）每个模块板的存贮容量为32KB，现用4K×4位的SRAM 芯片。每块板采用位并联与地址串联相结合的方式：即用2片SRAM芯片拼成4K×8位（共8组），用地址码的低12位（A0 ~ A11）直接接到芯片地址输入端，然后用地址码的高3位（A14 ~ A12）通过 3：8 译码器输出分别接到8组芯片的片选端。共 8×2=16个S RAM （3）根据前面所得，共有8个模板，每个模板上有16片芯片，故主存共需8×16=128片芯片（SRAM）。 CPU选择各模块板的方法是：各模块板均用地址码A0 ~ A14译码，而各模块的选择用地址码最高三位A17，A16，A15通过3：8译码器输出进行选择。 * Rambus DRAM引入了RISC（精简指令集）的技术，依靠其极高的工作频率，通过减少每个周期的数据量来简化操作。RDRAM的时钟频率可达到400MHz，由于采用双沿传输，使原有的400MHz变为800MHz。Rambus结构的带宽视Rambus通路的个数而定，若是单通路，800MHz的RDRAM带宽为800MHz×16位÷8=1.6GB/s，若是两个通路，则可提升为3.2GB/s，若是4个通路的话，将达到6.4GB/s。而PC-133的带宽为133 MHz×64位÷8=1.06GB/s，PC-266则为2.12GB/s。 5.5.7 Rambus DRAM（续） * 由于是全新的设计，需要用RIMM插槽与芯片组配合。RDRAM总线是一条经过总线上所有设备（RDRAM芯片）和模块的连接线路，每个模块在相对的两端有输入和输出引脚，时钟信号需依次流过每个RIMM槽，然后再通过每个RIMM槽返回。因此，任何不含RDRAM芯片的RIMM插槽必须填入一个连接模块（Rambus终结器）以保证路径是完整的。 5.5.6 Rambus DRAM （续） * 此外，Rambus主存还有一个特点，就是它的行地址与列地址的寻址总线是各自分离的独立总线，这就意味着行与列的选址几乎在同一时间内进行，从而进一步提高了工作效率；也正因为拥有这一优势，使得Rambus主存不仅可以弥补它在寻址时间上比传统的SDRAM较慢的缺点，而且在实际工作中所表现出来的性能更好。 目前，由RDRAM构成的系统存储器已经开始应用于现代微机之中，并可能成为服务器及其他高性能计算机的主流存储器系统。 5.5.6 Rambus DRA