第三i章 逻辑门电路.pptVIP

R UCC § 3.4 CMOS集成逻辑门电路 3.4.1 集电极开路的与非门（OC门） 集电极悬空 +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 惯用符号 Open collector NAND gate 标准符号 1. OC门可以实现“线与”功能。 UCC F1 F2 F3 F 分析：F1、F2、F3任一导通，则F=0。 F1、F2、F3全截止，则F=1 。 输出级 RL UCC RL T5 T5 T5 ?F=F1F2F3 2. 负载电阻RL和电源 UCC可以根据情况选择。 J +30V ?220V J D 问题 1： 如何确定上拉电阻RL?（RL(max) RL(min)） 参考：阎石《数字电子技术基础》P80 问题 2：一般的TTL与非门能否线与？ 参考：杨福生《电子技术》P320 3.4.2 三态门 ( Tri state logic gate) E— 控制端 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 一、结构 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 二、工作原理 1. 控制端E=0时的工作情况： 0 1 截止 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b