数字电路课程设计(TTL).docx

课程设计作者：刘家豪（2013030103022） 刘芳（2013030301028）日期：2015/4/6TTL数字逻辑电路综述 刘家豪（2013030103022）刘芳（2013030301028）（电子科技大学，微电子与固体电子学院，四川，成都）（电子科技大学，微电子与固体电子学院，四川，成都 ）摘要：现代电路得以发展到如今超大规模集成的程度，主要是由于数字逻辑门电路的快速发展与应用，将上亿个基本逻辑单元通过设计与工艺集成在单个硅片上，由此形成高速，低功耗的片上系统（SOC）。现在电子技术发展至今，已经出现了多种实现基本逻辑运算和复合逻辑运算的基本们电路。其中，应用最为广泛的两种门电路为COMS（Complementary Metal Oxide Semiconductor），即互补金属氧化物半导体和TTL（transistor transistor logic）即晶体管-晶体管逻辑。CMOS电路虽具有低功率的优势，但其在运算速度，延迟时间远不及TTL逻辑，因此TTL电路在现代电子产业中依然具有较大的作用。本文将从原理，结构，应用等方面对 TTL逻辑电路进行分析。关键词：TTL；数字逻辑电路；TTL门电路；或非门，与非门，反相器；TTL 集成电路，即晶体管与晶体管耦合逻辑电路，是双极型晶体管集成在一块硅片上制成。国产TTL集成电路由T1000至T4000系列，其中每个系列又分为54和74系列，其区别主要在工作温度和环境上，54系列为军用，74系列为商用。TTL电路对电源电压的稳定性要求十分严格，只允许在5V(±10%)范围工作。如果电源电压超过5.5V会损坏器件，若电压低于4.5V逻辑器件也不能正常工作。同时为了防止动态尖峰电流造成的干扰，常常在电源和地线之间接入滤波电容。电路的各个输入端不能直接与高于5.5V和低于-0.5V的低内阻电源连接。同时TTL电路的输入端不允许直接接地或者电源，也不能够并联使用。一．TTL逻辑电路结构图与原理：1.TTL反相器： 结构图 Rb1 4kW Rc2 1.6kW Rc4 130W T4 D T2 T1 + – vI T3 + – vO 负载 Re2 1KW VCC(5V) 输入级 中间级 输出级作用：输入级T1和电阻Rb1组成。用于提高电路的开关速度，T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；工作原理：（1）当输入为低电平（VI= 0.2 V）时，T1深度饱和， T2 、 T3截止，T4 、D导通，v0=Vb4-Vbe4-Vd=3.6V，即输出为高电平。（2）当输入为高电平（VI=3.6V），T2,T3饱和导通，T1处于倒置的放大状态，T4和D截止，使得输出为低电平V0=0.2 V.采用输入级以提高工作速度，当TTL反相器输入端有3.6V变化到0.2V的瞬间，T2,T3管的状态变化滞后于T1管，处于导通状态. T1管Je正偏、Jc反偏， T1工作在放大状态。T1管射极电流（1+1 ） iB1很快地从T2的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。 2.TTL与非门：典型TTL与非的结构图如下，同样由输入级，中间级和输出级三部分组成，逻辑符号见右下角。 输入级：输入级由多发射极三极管V1和电阻组成，实现与逻辑功能。其中V1是一个多发射极三极管。它相当于若干个发射极独立、基极和集电极分别并联在一起的三极管。中间级：中间放大级由V2、和组成。从V2管的集电极和发射极输出两个相位相反的信号，作为V3和V5的驱动信号。输出级：输出级由V3、V4、V5和、组成，这种电路形式称为推拉式电路。其中V5构成反相器，实现非逻辑功能，V3、V4组成复合管，作为V5的有源负载。工作原理：当输入端全部接高电平（3.6 V）时，V1管的所有发射结均为反向偏置，而集电结处于正向偏置。此时，电源VCC通过R1和V1的集电结向V2管提供足够的基极电流,使V2管饱和导通，V2管的发射极电流在R3上产生的电压降使V5管处于饱和状态，输出低电平，约为0.3 V。与此同时，V2管的集电极电位为：UC2＝1V.由于UB3＝UC2,此电位值使V3管导通，V3管的发射极电位UE3≈1 V－0.7 V＝0.3V,这也是V4管的基极电位,而V4管的发射极电位UE4= UCES5≈0.3 V, V4管必然截止。即输入全为高电平，输出为低电平。当输入端任意一个或几个为低电平（0.3 V）时，V1管中接低电平的输入端的发射结正偏导通，V1管的基极电位等于输入端的低电平加上发射结的导通电压，即UB1≈0.3 V＋0.7 V＝1V。因为UB1加在V1管的集电结以及V2管和V5管的发射结，所以V2管和V5管处于截止状态。由于V2管截止，电源VCC