可消除米勒应并提升PFC性能的折叠共源共栅结构.docVIP

可消除米勒效应并提升PFC性能的折叠共源共栅结构 离线式电源的功率因数校正器(PFC)前端很容易受到工作频率限制的影响，而这种限制是相关的功率MOSFET的米勒效应所导致的。具有共源(MOSFET)或共发射极(双极晶体管)结构的所有晶体管都会产生米勒效应。 大多数PFC都采用具有共源MOSFET或共发射极功率双极晶体管结构的升压转换器。图1是一个采用共源功率MOSFET(Q)的传统升压PFC内核。这个内核本质上是一个高增益放大器，可以通过在电感器L上存储和释放能量来控制功率。当MOSFET处于导通和断开状态时，它的漏极电压(VDS)在接近0V和PFC输出电压之间摆动，PFC输出一般在200V～400V之间。该电压以一定周期对MOSFET的漏/源极电容(CDS)和漏/栅电容(CDG)进行再充电，并且影响栅/源极(CGS)电容(图2)。 相对于VGS和EIN驱动电压，VDS和漏/栅极电压(VDG)是反相的，记住这一点至关重要。这意味着存在来自漏/栅极的负反馈，这就是米勒效应。米勒效应可加大MOSFET或双极晶体管的视在输入电容值。 为了解米勒效应的影响，本文将分析米勒效应是如何影响升压晶体管的输入电流的，并同时忽略时序方法。MOSFET的内部栅极电阻(RG)(图2)可忽略不计，不在本次分析范围内。 图1：这个简化的PFC电路采用UC3854A和单电源MOSFET。 假定MOSFET为负反馈放大器，如果对其施加一个较小的步进输入(EIN)，则式1成立： dVDG=dVGS-dVDS (1) 其中，VDG=漏/栅极电压，VGS=栅/源极电压，VDS=漏/源极电压。 它们的值都很小，因此将用这些值的微分形式进行分析，但是： dVDS=- dID×ZL (2) 其中，dID=MOSFET漏极电流的变化，ZL=负载阻抗。 图2：功率MOSFET输入电路的输入电容、电压和电流。 那么： dID=S×dVGS (3) 其中，S=MOSFET跨导的斜率。 将表示dID的式3代入式2，得到： dVDS=-S×ZL×dVGS (4) 这里，(S×ZL)表示MOSFET放大器的增益G，减号“-”表示负反馈，因此， G=S×ZL (5) 假定式5成立，则式4可表示成： dVDS=-G×dVGS (6) 将式6代入式1，得到dVDS的表达式： dVDG=dVGS+G×dVGS=dVGS×(1+G) (7)  图3：典型MOSFET电路的示波器曲线显示了漏极(通道1)和栅极(通道2)波形。 如图2所示，输入电流(IIN)分成以下两部分： IGD=从MOSFET栅/漏极流过的电流 IGS=从MOSFET栅/源极流过的电流： IIN=IGD+IGS (8) 栅/漏极电荷(QDG)的变化产生电流dIGD，因此： IGD=dQDG/dt (9) 所以， IGD=dQDG/dt=CDG×dVDG/dt (10) 或者假设式7成立，可得 IGD=dQDG/dt=CDG×(1+G)×dVGS/dt (11) 图4：在PFC电路的MOSFET的漏极(通道1)和栅极(通道2)波形的示波器曲线中，在漏极电压减小和栅极信号增加之间明显存在一个特殊的延迟。漏极电压的变化是由栅极信号仍为零时的谐振电路操作而引起的，因此这种变化不会影响栅极电压。 并且， IGS=CGS×dVGS/dt (12) 因此， IIN=CDG×(1+G)×dVGS/dt+CGS×dVGS/dt 或者 IIN=[CGS+CDG×(1+G)×dVGS/dt (13) 其中，CGS+CDG×(1+G)=CAPP是MOSFET的视在输入电容，该电容必须由输入电流IIN进行再充电。视在电容CAPP的值可以很高，因此输入电流的值也应该很高。 图5：在这个共源结构中，PFC电路具有折叠共源共栅MOSFET，并采用升压控制器U1，以通过电阻器驱动低压MOSFET。 所以， IIN=CAPP×dVGS/dt (14) 例如，对于IXYS IXFR48N50Q，MOSFET与电路器件具有如下特性： CGS=7nF CDG=0.230nF S=30 ZL=230 Ω (PFC inductor inductance) ZL=230Ω (PFC电感器的电感) L=300 μH (工作频率为125kHz)，所以 G=S×ZL=30×236=7000 并且 CAPP=0.230×(1+7000)+7=1.617(μF) 很明显，输入电流必须在工作频率为0.15 V/ns或150 V/μs时对该电容再充电。 并且，从式14可以得到，IIN为242.5A。 实际上，当电压VGS和VDS变化时，CDG和