第2章_系列DSP内部资源介绍.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 习题 1、TMS320LF240x芯片的CPU主要由哪些部分构成？ 2、简述TMS320LF240x芯片的存储器分配方法？ 3、简述中断响应的流程及导致中断响应延时的因素？ 4、简述无条件转移、调用和返回同有条件转移、调用和返回的异同点？ * * 如图2.2所示，LF240x DSP的CPU主要有3个基本单元：输入定标器、乘法单元、中央算术逻辑单元。 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 2.3 系统配置和中断 7、CPU的中断寄存器 CPU中断寄存器包括： (1)中断标志寄存器(IFR) (2)中断屏蔽寄存器(IMR) (1)、CPU中断标志寄存器(IFR)，数据空间0006h 0－无INTn (n=1-6)的中断挂起， 1－有INTn (n=1-6)的中断挂起。 15 14 13 12 11 10 9 8 　 　 　 　 　 　 　 　 7 6 5 4 3 2 1 0 　 　 INT6 Flag INT5 Flag INT4 Flag INT3 Flag INT2 Flag INT1 Flag 2.3 系统配置和中断 中断标志寄存器包含了所有可屏蔽中断INT6-INT1的标志位。 当一个外设发出可屏蔽中断请求时，中断标志寄存器的相应标志位被置1。如果该外设对应中断屏蔽寄存器中的中断使能位也为1，则该中断请求被送到CPU，此时该中断正被挂起或等待响应。 读取IFR可以识别挂起的中断，向相应的IFR位写1将清除已挂起的中断。 CPU响应中断或复位都能将IFR标志清除。 2.3 系统配置和中断 在对IFR操作时应注意以下几点： (1) 要想清除某一IFR位，必须向该位写1，而不是0； (2) 当一个可屏蔽中断被响应时，只有IFR位被清除，而相应的外设控制寄存器中的中断请求标志位不会被清除。如果需要清除这些标志位，应该使用软件来清除。 (3) 当通过INTR指令来请求中断，且相应的IFR位被置1时，CPU不会自动清除该位，该位必须由软件来清除。 (4) IFR和IMR控制的是核心级的中断，所有外设在它们各自的配置/控制寄存器都有相应的中断屏蔽和标志位。 2.3 系统配置和中断 (2)、CPU中断屏蔽寄存器(IMR)数据空间地址为0004h 读IMR可以识别出已屏蔽或使能的中断级 使能中断，应设置相应的IMR位为1，而屏蔽中断时只需将相应的IMR位设为0。 0－中断INTn被屏蔽。 1－中断INTn被使能。 15 14 13 12 11 10 9 8 　 　 　 　 　 　 　 　 7 6 5 4 3 2 1 0 　 　 INT6 Mask INT5 Mask INT4 Mask INT3 Mask INT2 Mask INT1 Mask 2.3 系统配置和中断 8、外设中断寄存器 外设中断寄存器包括：外设中断向量寄存器(PIVR)、外设中断请求寄存器0/1/2(PIRQR0/1/2)、外设中断应答寄存器0/1/2(PIACKR0/1/2)。 外设中断请求寄存器和外设中断应答寄存器都属于外设中断扩展模块用来向CPU产生INT1-INT6中断请求的内部寄存器。这些寄存器用于测试目的，非用户应用目的，编程时可忽略。 2.3 系统配置和中断 外设中断向量寄存器(PIVR) 外设中断向量寄存器(PIVR)映射在数据存储器空间中的地址为701Eh，该寄存器的16位V15－V0，为最近一次被应答的外设中断的地址向量。 外设中断请求寄存器0(PIRQR0) 外设中断请求寄存器0(PIRQR0)映射在数据存储器空间中的地址为7010h，寄存器的格式如下： 位15－0：外设请求标志位IRQ0.15－IRQ0.0 0－无相应外设的中断请求 1－相应外设的中断请求被挂起 注：写入1会发出一个中断请求到DSP核，写入0无影响。 该寄存器16个位所对应的外设如表2.6所示。 2.3 系统配置和中断 外设中断请求寄存器1(PIRQR1)