06存储器96921.pptVIP

第六章 半导体存储器 第一节 半导体存储器的分类 一、RAM的分类 1、双极型（Bipolar） RAM 双极型RAM的集成度低，单片容量小，功耗大，成本高，因此，仅用于某些高性能微处理器系统中作为高速缓冲存储器，如CACHE 2、MOS型RAM MOS型RAM具有功耗低、集成度高、单片容量大的特点，但存取速度则较慢 。 MOS型RAM又可以分为静态RAM（Static RAM）和动态RAM（Dynamic RAM）两种 二、ROM的分类 ROM器件的功能是只许读出，不许写入，一旦有了信息，就不能轻易改变，也不会在掉电时丢失，所以它只能用在不需要经常对信息进行修改和写入的地方。 根据其中信息的存储方法，ROM可以分为4种： 掩膜ROM 可编程ROM（Programmable ROM） 可擦除、可编程ROM（Erasable PROM） 可电擦除的、可编程ROM（Electrically Erasable PROM） 第二节 存储器的主要指标 易失性 只读性 位容量 速度 功耗 可靠性 价格 第三节 读写存储器RAM 一、静态RAM （一）六管静态存储电路 （二）静态RAM器件的组成 静态RAM器件可分成三个部分，分别是存储单元阵列、地址译码器和读/写控制与数据驱动/缓冲。一个典型的静态RAM的示意图如右图所示。 右图是一个1K×1位的静态RAM器件的组成框图。该器件总共可以寻址1024个单元，每个单元只存储一位数据。若存储容量较小，可以将该RAM芯片的单元阵列直接排成所需要位数的形式，每一条行选择线（X选择线）代表一个字节，每一条列选择线（Y选择线）代表字节的一个位，故通常把行选择线称为字线，而列选择线称为位线。 （三）静态RAM的例子 1、Intel 6116是CMOS静态RAM芯片，属双列直插式、24引脚封装。它的存储容量为2K×8位，其引脚及功能框图如下图所示。 数据的读出或写入将由片选信号CS、写允许信号WE以及数据输出允许信号OE一起控制。 在写入时，地址线A0～A10送来的地址信号经译码后选中某个存储单元（共有8个存储位）。此时控制信号的状态为：CS=0，OE=1，WE=0，芯片即进行写入操作：左边的8个三态门打开，从D0～D7端输入的数据经三态门和输入数据控制电路，再写入到存储单元的8个存储位中。读出时，地址选中某个存储单元的方法和写入时一样。但是，控制信号的状态应为：CS=0，OE=0，WE=1，打开右边的8个三态门，被选中的单元其8位数据经I/O电路和三态门送到D0～D7输出。 2、Intel 2114是一个容量为1024×4位的静态RAM ，Intel 2114是一个容量为1024×4位的静态RAM其引脚和逻辑符号如下图所示。 （四）静态RAM与CPU的连接 进行静态RAM存储器模块与CPU的连接电路设计时，需要考虑下面几个问题： 1、CPU总线的负载能力 2、时序匹配问题 3、存储器的地址分配和片选问题 4、控制信号的连接 右图所示为2K字的读写存储器子系统。图6-6 两片2128组成2K字数据存储器。 在该系统中，存储芯片选用静态RAM2128（2K×8位）。该存储子系统接成最小组态，由两片2128构成2K字的数据存储器模块。8086可以通过程序从存储器中读取字节、字和双字数据。 注：8086有16根数据线可以同时传送16位数据（字操作,使用AD0～AD15），也可以只传送8位数据（字节操作，使用AD0～AD7或AD8～AD15）。仅A0为低电平时，CPU使用AD0～AD7，这是偶地址字节操作；仅为低电平时，CPU使用AD8～AD15，这是奇地址字节操作。若和A0同时为低电平时，CPU对AD0～AD15操作，即从偶地址读写一个字，是字操作；如果字地址为奇地址，则需要两次访问存储器。如下表所示 一个静态RAM模块设计的例子。下图为模块的接口。模块的总容量为16K字节，选用的存储器件是8片Intel 6116芯片，单片容量为2K×8位。假定CPU选8086，而且工作在最大组态，因而，存储器件阵列必须分为高字节库部分和低字节库部分。高字节库的寻址由BHE控制，低字节库的寻址则由A0控制。 假设系统原来已经配备128K字节的RAM存储器，其物理地址从0000H开始，而所要设计的16K字节RAM模块作为对原有存储器的扩展，其物理地址与原有RAM存储器地址相连接 。因此，16K字节模块的地址空间范围是：20000H～23FFFH。可见，该模块内的任一个单元地址的高6位，即A19～A14，应为001000。 另一个例子 用Intel 2114芯片组成2K RAM系统的例子，系统总线为8088CPU总线，即20根地址线，8根数据线及其他控