期末总复习（数逻）.ppt

设计举例4：四舍五入电路 F=∑m（5，6，7，8，9）+∑d（10，11，12，13，14，15） =A+BC+BD 设计举例6:奇偶校验电路 F奇=A1?A2?A3?....?An F偶=A1?A2?A3?....?An 答 疑 安 排 地点:科技大楼 D-208(实验室) 时间:6月6日(周三)8:30-11:30 14:00-15:10 6月8日(周五)8:30-11:30 14:00-17:00 考 试 安 排 11软工：6月11日 9:00-11:00 教3-211 11计网：6月11日 9:00-11:00 教3-210 10计科：6月11日 9:00-11:00 教3-212 设计举例1：多数（3人）表决器 F=∑m(3,5,6,7)=AB+AC+BC = AB AC BC ─ ─ ─ ________ 设计举例2：大小比较（= ≠ ≤ ≥）器 F大于=∑m(4，8，9，12，13，14) F小于=∑m(1，2，3，6，7，11) F等于=∑m(0，5，10，15) 设计举例3：合法（非法）代码检测， 如8421码/2421码/余3码等 F1(合法8421码)=∑m(0,1,2,3,4,5,6,7,8,9) F2(非法8421码)=∑m(10,11,12,13,14,15) F3(合法余3码)=∑m(3,4,5,6,7,8,9,10,11,12) F4(非法余3码)=∑m(0,1,2,13,14,15) F5(合法2421码)=∑m(0,1,2,3,4,11,12,13,14,15) F6(非法2421码)=∑m(5,6,7,8,9,10) ————————— 3.组合逻辑电路的竞争与险像（略） 定义 产生原因 判断方法 消除方法 4。同步时序逻辑电路的分析 方法：（P，123） 第一步：写出输出函数和激励函数表达式并化简 第二步：列次态真值表 第三步：画状态表和状态图 第四步：必要时需画时间表或时间图 第五步：功能描述 分析举例： P，123 例5.1 图5.8 5。同步时序逻辑电路设计 方法（P，129） 第1步：画状态图并化简(等效状态) 第2步：状态编码并得到状态表 第3步：列出激励函数真值表 第4步：求出激励函数和输出函数并化简 第5步：画电路图 设计举例1：设计一个以3为模的加法计数器（用D/T触发器） 1）状态图 2）状态表 现态 次态 Q1Q0 Q1Q0 0 0 0 1 0 1 1 0 1 0 0 0 1 1 d d n+1n+1 ———————— ——————— 激励函数真值表 Q1 Q0 Q1 Q0 D1 D0 ———————————— 0 0 0 1 0 1 0 1 1 0 1 0 1 0 0 0 0 0 1 1 d d d d n+1 n+1 Q1 Q0 Q1 Q0 T1 T0 ———————————— 0 0 0 1 0 1 0 1 1 0 1 1 1 0 0 0 1 0 1 1 d d d d n+1 n+1 ———————— ———————— ———————— ———————— 写出激励函数并化简： D1=∑m(1)+∑d(3)=Q0 D0=∑m(0)+∑d(3)=Q1Q0 T1=∑m(1,2)+∑d(3)=Q1+Q0 T0=∑m(0,1)+∑d(3)=Q1 _ _ _ 作电路图（D触发器） ^ ^ D1 │ D0 │ ————————————CP │Q1 │Q0 │ I I ————— —— —————— ≥1 O ———— ————————————— ————— I ——————— 设计举例2：用T触发器设计模4减法计数器 Q1 Q0 Q1 Q0 T1 T0 0 0 1 1 1