第2章组合逻辑电路分析与设计(新).ppt

第2章 组合逻辑电路分析与设计 集成逻辑门 常用MSI组合逻辑模块 组合型PLD 组合逻辑电路分析 组合逻辑电路设计 组合逻辑电路的VHDL描述 组合逻辑电路中的险象 2.1 集成逻辑门 一、集成逻辑门系列 CMOS 4000系列特点 电源范围宽：＋3V～＋18V。 逻辑电平：VOH≈VDD，VOL ≈0V。 抗干扰能力强 功耗低：静态IDD 0.5μA 速度慢：典型时延60nS 输入阻抗高，驱动同类器件能力强。 逻辑电平与TTL不兼容。 抗静电要求高。 多余的输入端不允许悬空。 2、TTL逻辑门 74×× 标准系列 74L×× 低功耗系列 74S×× 肖特基系列 74F×× 高速系列 74LS×× 低功耗肖特基系列 74AS×× 先进的肖特基系列 74LV×× 低压系列（3.3V，1.8V） 输入级 逻辑与 中间级 电压分相 输出级 逻辑非 负载能力强 多射极晶体管结构及等效电路 TTL 74／54 系列特点 电源电压：＋5V 逻辑电平：VOH≈3.6V，VOL ≈0.3V 抗干扰能力不如CMOS器件 功耗不低：静态ICC 在mA量级 速度比CMOS快：典型时延10nS 输入阻抗低，驱动同类器件能力比CMOS低 多余的输入端悬空相当于接1 二、集成逻辑门的主要电气指标 逻辑电平 输入逻辑电平VIL和VIH 输出逻辑电平VOL和VOH 噪声容限 低电平输入时的噪声容限VNL 高电平输入时的噪声容限VNH 输出驱动能力 低电平输出时的驱动能力 高电平输出时的驱动能力 功耗：静态功耗和动态功耗 时延：上升时延tPLH、下降时延tPHL和平均时延tPD 1、逻辑电平 逻辑电平典型值 关门电阻ROFF与开门电阻RON 将逻辑门的一个输入端通过电阻Ri接地，逻辑门的其余输入端悬空，则有电源电流从该输入端流向Ri，并在Ri上产生压降Vi。使Vi=VOFF时的输入电阻Ri称为逻辑门的关门电阻ROFF，使Vi= VON时的输入电阻Ri称为逻辑门的开门电阻RON。 TTL门： ROFF ≈0.7kΩ, RON ≈1.5 kΩ Ri? ROFF，关门； Ri? RON，开门 2、噪声容限（抗干扰容限） 3、 输出驱动能力（负载能力） 用输出电流衡量 高电平输出电流IOH 低电平输出电流IOL 通常，高电平输出时的驱动能力强 用“扇出系数NO”衡量 低电平输出时的驱动能力 NOL≤IOL／IIL 高电平输出时的驱动能力 NOH≤IOH／IIH NO＝min（ NOL ， NOH ） 4、功耗 各类集成逻辑门性能比较 三、逻辑电路的特殊输出结构 三态：高电平状态，低电平状态 高阻状态(Z状态)。 三态门的应用----总线结构 2、漏极（集电极）开路输出结构 SSI —Small Scale Integration (小规模集成电路) MSI —Medium Scale Integration (中规模集成电路) LSI —Large Scale Integration (大规模集成电路) VLSI—Very Large Scale Integration (超大规模集成电路) 加法器 比较器 编码器 译码器 数据选择器 数据分配器 奇偶发生器 一、 加法器(Adder) 功能： 实现二进制数加法运算 种类 半加器：Half-Adder 全加器：Full-Adder 1、半加器 2、全加器 3、4位二进制数全加器7483/283 算术表达式 C4S3S2S1S0 = A3A2A1A0+B3B2B1B0+C0 功能： 对两个位数相同的二进制整数进行数值比较并判定其大小关系。 2、比较器的级联扩展 三、编码器(Encoder) ： 功能 将待编码字符用0、1代码表示。 种类 二进制编码器 BCD编码器 优先编码器 1、2n线 - n线编码器 2、8线 - 3线优先编码器74148 74148功能表 74148的级联扩展 四、译码器(Decoder) 功能 将输入的0、1编码还原成相应的符号。 种类： n位译码输入和m个译