第3章（CPU）.ppt

第3章 微型机的中央处理器CPU 性能指标 关键技术 功能结构 发展趋势 3.2 CPU的主要技术参数 位、字节和字长 时钟频率 主频、外频和倍频、 超频运行 L1和L2 Cache的容量和速率 扩展指令集 工作电压 总线宽度 地址总线宽度、数据总线宽度 制造工艺 3.2.1 位、字节和字长 位： 二进制位，“0”或“1”。 字节：8位二进制位 字： 两个字节 字长：CPU一次处理的二进制数的位数，常见的有1、4、8、16、32、64位。 3.2.2 时钟频率 时钟频率：周期性脉冲信号的频率，单位Hz。 主频：工作频率，CPU内核的实际运行频率。 外频：前端总线频率或系统总线时钟频率，由主板提供的时钟频率，是内存等的工作频率。 倍频系数：主频=外频×倍频系数（486DX2） 3.2.3 L1和L2 Cache的容量和速率 L1和L2 Cache的容量和工作速率对提高微机速度起关键作用 L2 Cache对提高运行图形处理较多的软件速度有显著作用 3.2.4 CPU扩展指令集 增强CPU的多媒体、图形、图像和Internet等的处理能力。 Intel MMX——Multi Media eXtended ，多媒体扩展 SSE——Streaming-Single instruction multiple data(SIMD)-Extensions ，单指令多数据流扩展 SSE2、SEE3 AMD 3DNow!——3D no waiting Enhanced 3DNow! 3.2.5 工作电压 CPU正常工作所需的外加电压，电压越低功耗越小、运行速度越高。 早期（286－486时代）一般为5V，CPU的发热量大，寿命短。 近年来CPU的工作电压有逐步下降的趋势 一般CPU工作电压低于3V，有的已低于2V。 笔记本专用CPU工作的电压更低，1.2V。 3.2.6 地址总线宽度、数据总线宽度 地址总线宽度——可访问的物理地址空间 如：32根地址线的寻址能力为4GB（232B） 数据总线宽度——与二级高速缓存、内存和I/O设备间一次数据传输的位数 3.2.7 制造工艺 线宽——芯片上最基本功能单元（门电路）的宽度，也是连线的宽度，目前采用铜连线 。 第一代奔腾 CPU为0.35微米，266Mhz PII和赛扬为0.25微米，450Mhz 铜矿核心的奔腾Ⅲ为0.18微米，1.13Ghz Northwood核心的奔腾4 CPU为0.13微米 Prescott核心的奔腾4 CPU为0.09微米 目前为65纳米 3.3 提高CPU性能的先进技术 3.3.1 流水线与超标量结构 指令的执行过程： 取指令FI：从内存读取这条指令。 译码D：将指令翻译成操作命令。 取操作数FO：从内存中读取执行该条指令所需的操作数。 执行指令E：CPU个部件实际执行这条指令。 回写W：将执行的结果送回内存或寄存器中。 流水线指令的执行过程 流水线（pipeline） 在486中首次使用 在CPU中由不同功能的电路单元组成一条指令处理流水线，将一条X86指令分解后由这些电路单元分别执行。 目前，CPU的流水线已长达几十级 流水线（pipeline） 流水线的问题 相关 后面的指令需用前面指令的运行结果 解决的方法：乱序执行——在两条相关指令中插入不相关的指令 转移 条件转移 解决的方法：分支预测，在没有得到结果之前预测下一条需执行的指令，目前能达到90%以上的正确率。 超标量技术（superscalar） Pentium是Intel家族中最早采用超标量结构的处理器 CPU中有一条以上的流水线 CPU集成了多个ALU、多个FPU、多个译码器，以并行处理的方式来提高性能。 3.3.2 高速缓存（Cache）技术 CPU的运算速度与主存的读写速度不匹配 在CPU与主存间加入容量较小、与CPU速度相当的SRAM（静态存储器） Cache储存了主内存的映象，通过访问Cache 来完成数据的读写。 Cache全部技术由硬件实现，对应用程序和系统程序员均透明。 1.Cache的实现原理 Cache的工作原理 Cache的命中率 命中率：命中的访问次数和总访问次数之比 命中时间：访存Cache 失效率：失效的访问次数和总访问次数之比 失效时间：访问存储器 Cache的容量 大：命中率高、命中时间长 当超过一定值后，命中率随容量的增加并不会有明显地增长 小：命中率低；命中时间短。 Cache系统须解决的三个问题 1. 定位问题 处理器按主存地址访问存储器 通过主存——Cache地址映象机构判定该地址的存储单元是否在Cache中 如果在（命中），按Cache地址访问Cache。 2. 替换问题 不命中时，要从主存储器调入数