DSP原理及应用31.ppt

TMS320C54x DSP 结构、原理及应用 孔莹莹 yayako_zy@ §1.9 在片外围电路 通用I/O引脚：XF和BIO 定时器 时钟发生器 主机接口(C542、C545和C548) 软件可编程等待状态发生器 可编程分区开关 串行口 §1.9.1 通用I/O引脚 受软件控制的专用引脚：BIO和XF BIO引脚用法举例： XC 2，NBIO BIO为低，执行后面1条双字或2条单字指令 XF引脚用法举例： SSBX XF RSBX XF §1.9.2 定时器 图1－33 片内定时器方框图 定时器控制寄存器（TCR） 定时器控制寄存器（TCR） 定时中断的周期 CLKOUT×（TDDR＋1）×（PRD＋1） 其中： CLKOUT－时钟周期 TDDR－定时器分频系数 PRD－定时器时间常数 定时器的用法 关闭定时器： 只要将TCR的TSS位置1，切断时钟输入，定时器停止工作，减小功耗 定时器初始化： （1） 将TCR的TSS位置1（关闭定时器） （2） 加载PRD （3） 加载TCR（使TDDR初始化，令TSS位为0，TRB位置1）， 启动定时器 开放定时中断： （1）将IFR中的TINT位置1，清除尚未处理完的定时器中断 （2）将IMR中的TINT位置1，开放定时中断 （3） 将ST1中的INTM位清0，从整体上开放中断 复位时: TIM和PRD都置成FFFFh，定时器的分频系数（TCR和TDDR位）清0，定时器开始工作 §1.9.3 时钟发生器 组成：内部振荡器和锁相环（PLL）电路两部分 参考时钟： 方法1：外接晶体 方法2：外部时钟信号由引脚X2/CLKIN输入（X1空着） ‘C54x PLL的配置形式 PLL兼有频率放大和信号提纯的功能。外部频率源的频率可以比CPU机器周期CLKOUT速率低。 C54X两种形式PLL： 硬件配置的PLL（‘C541、‘C542、‘C543、‘C545和‘C546） 软件可编程PLL（‘C545A，‘C546A和‘C548） 表1－30 时钟方式的配置方法 软件可编程PLL 对时钟方式寄存器（CLKMD）进行编程，可以： (1) 提供各种时钟乘法器系数 (2) 控制PLL的通和断 (3) 控制时钟发生器的工作方式 (4) 自动延迟定时，直到PLL锁定 时钟发生器的工作方式： (1) PLL方式:输入时钟（CLKIN）×（0.25~15） (2) DIV(分频器)方式:输入时钟（CLKIN÷2或4) 表1－28 复位时设置的时钟方式 时钟方式寄存器(CLKMD)各位的定义 表1-32 时钟方式寄存器(CLKMD)各位段的功能 表1-33 PLL的乘系数 PLL锁定问题 在PLL锁定之前不能作为C54x的时钟 PLLCOUNT数值（0~255） 16个输入时钟（CLKIN） 锁定延迟时间的设定可以从0~255×16×CLKIN PLL与CLKOUT如P78 图1-28 有了锁定时间可以求出PLLCOUNT的数值： 时钟发生器举例 从DIV方式转到PLL×3，已知CLKIN=13MHZ，可以求得PLLCOUNT=41（10进制）查图，指令如下: STM #0010 0001 0100 1111 b, CLKMD 分析： PLLMUL=0010，PLLDIV=0,PLLNDIV=1 系数为3 PLLON/OFF=1，PLL工作 PLLCOUNT为8位十进制41 §1.9.4 主机接口（HPI） 仅‘C542，‘C545和‘C548片内有HPI HPI是一个8位并行口，‘C54ｘ与主处理器接口，主机通过它来直接访问存储空间。 HPI的组成 HPI数据锁存器(HPID) HPI控制寄存器(HPIC) HPI存储器 （DARAM） HPI地址寄存器(HPIA) HPI控制逻辑 HPI的组成 HPI存储器（DARAM） 用于C54x与主机之间传送数据，也可以作为程序RAM HPIA 只能由主机直接访问，存放HPI寻址存储单元地址 HPID 只能由主机直接访问，读操作数 HPIC C54x与主机直接访问，在C54x中映像数据存储器地址002Ch HPI控制逻辑：HPI与主机接口信号 §1.10 ‘C54ｘ串行口 具有：高速全双工串行口 用于：与其它‘C54x 器件、编码解码器、串行A/D等直接接口 ‘C54x串行口的三种形式： (1) 标准同步串行口（SP） (2) 缓冲串行口（BSP） (3) 时分多路串行口（TDM） 串行口可以工作在任意低的时钟频率上 §1.10.1 串行口的概述 SP标准同步串行口 2个MMR： 发送数据寄存器（DXR） 接