第2章80x86微处理器精选.ppt

* * 1、系统的复位和启动操作 当8086 CPU的RESET引脚上检测到有上升沿时，进入复位时序； 时钟脉冲CLK同步外部复位信号 内部RESET在外部RESET有效后的时钟周期上升沿有效； 复位状态 地址线浮空，ALE、HLDA信号无效，其他控制信号保持半个时钟周期高电平，再浮空； 内部寄存器清零（CS除外，置为0FFFFH），指令队列清空。 * * 2、最小模式下的总线读操作 T1 —— 数据/地址复用线发地址信息 在ALE 控制下，地址信息被锁存器锁存，并经 AB 传送给存储器，且在整个读周期内均有效； T2 —— 缓冲 由于地址、数据信息流向不一致； T3、T4 —— 数据/地址复用线为数据读有效 存储器单元数据经 DB 送数据缓冲器，在控制信号RD#、DEN#、DT/R# 控制下完成读操作； 若存储器或外设的存取速度较慢，则在T3和T4之间插入若干个等待周期Tw。 * * 读周期时序 * * 读时序分析 分离地址线 T1时， ALE为高电平，选通锁存器，锁存地址信息； T2T3T4时，ALE 为低电平，锁存器输出稳定的地址； 允许数据线 T1时，DEN#为高电平，缓冲器无效，无数据操作； T2T3T4时，DEN#为低电平，缓冲器有效，开始传送数据； 读数据 T1T2T3T4时，DT/R#为低电平、RD#为低电平； 若 M/IO#为高电平，则CPU从存储器单元中读数据； 若 M/IO#为低电平，则CPU从I/O端口中读数据。 * * 3、最小模式下的总线写操作 T1 —— 数据/地址复用线发地址信息 在控制线 ALE 控制下，地址信息被锁存器锁存并经 AB 传送给存储器，且在整个写周期均有效； T2 ~ T4 —— 数据/地址复用线为数据写有效 在控制线WR#、DEN#、DT/R#控制下完成写操作； 数据通过双向缓冲器经 数据总线DB 送至存储器单元； 由于地址、数据信息流向一致，不需要T2作为缓冲。 * * 写周期时序 * * 本章小结 掌握CPU的内部结构，以及主要寄存器的基本特点，能够在以后的汇编语言程序设计中灵活使用； 注意段寄存器和标志寄存器的含义； 理解16位系统中的存储器管理模式，清楚存储单元地址的含义和变换； 了解8086 CPU的主要引脚及特点； 除基本的地址数据复用线外，主要关注以后使用的引脚； 理解8086 CPU的主要工作时序； 最小模式下，总线的读写操作时序； 能够根据指令，写出与读写时序相关的控制信号状态； * * 汇编部分作业 P36 1、4 补充作业： 1、为什么实模式下的每个段不能超过64KB？ 2、设有一个包含8个字的数据区，起始地址为2100:2A10H，请给出该数据区首末字单元的物理地址。 * * 接口部分作业 1、8086/8088 CPU在内部结构上由哪几部分组成？各部分具备哪些主要功能？ 2、简述8086主要控制信号M/IO#、WR#、RD#、ALE、INTR、INTA#、NMI的意义。 3、根据8086存储器读、写时序图，回答如下问题：（1）地址信号在哪段时间内有效？（2）读操作与写操作的区别？（3）存储器读、写时序与I/O读、写时序的区别？ * * 任意一个物理地址均可以用段地址和偏移地址两部分形成； 逻辑地址：“段地址 ：偏移地址” 分段的不同，可导致同一个物理地址对应多个不同的逻辑地址。 物理地址(PA) = 段地址×16 + 偏移地址 段地址：段起始单元物理地址的高16位； 偏移地址：也可称为有效地址（EA） ，指实际单元和段起始单元之间的距离。 将段地址左移4个二进制位 物理地址的形成 * * 2.1.1 Intel 8086 CPU内部结构 功能上，包括运算器和控制器两大部件； 运算器：负责所有的算术逻辑运算； 控制器：负责微机系统的所有控制功能； 结构上，包括执行单元EU和总线接口单元BIU两个模块； 执行单元EU 包括指令译码部件、ALU和通用寄存器组，负责指令译码和执行； 总线接口单元BIU 包括总线控制逻辑和专用的寄存器，负责CPU与外界的通信联络； * * 执行部件 （EU) 执行部分控制电路 ALU 标志寄存器 AH AL BH BL CH CL DH DL SP BP SI DI 通用 寄存器 16位DB 1 2 3 4 5 6 内部暂存器 IP ES SS DS CS 输入/输出控制电路 外部总线 ∑ 地址加法器 指令队列 总线接口部件 （BIU) 20位AB 16位DB 8位QB 8086/8088 CPU功能结构 * * 1. 执行部件EU（Execution Unit）