63锁相环路(PLL)电路设计实例.pptVIP

  • 3
  • 0
  • 约2.61千字
  • 约 23页
  • 2016-12-09 发布于重庆
  • 举报
63锁相环路(PLL)电路设计实例

6.3 锁相环路(PLL)电路设计实例 6.3.1 基于UMA1014的50~1100MHz PLL电路 UMA1014是一个应用于频道可选择的无线电通信系统的低功耗通用频率合成器,与飞利浦蜂窝式无线电话系列芯片兼容。UMA1014可应用在蜂窝式移动无线电装置(NMT,AMPS,TACS)、个人移动无线电装置(PMR)、无绳电话等系统中。 UMA1014芯片内部包含有一个振荡器/缓冲器电路、一个31/32双模计数器、一个RF(主)分频器、一个基准分频器、一个三态相位比较器、一个充电泵和一个将串行数据传送给四个内部8位寄存器的主控制电路。UMA1014具有两线串行总线式的I2C接口,它的晶体振荡器/TCXO缓冲区的频率范围是3~16MHz,16个基准分频比率允许有5~100kHz的频道间隔、1/8的晶振频率输出。采用SO-16小型封装。 UMA1014的RF输入频率范围为50~1100MHz。UMA1014提供偏离锁定指示、两路额外的VCO控制输出、合成器锁定的报警信号输出,状态寄存器包括偏离锁定和电源故障指示。VCC电源供应逻辑电路部分,电流消耗13.5mA;VCP电源只供应充电泵电路,电流消耗1.8mA。两个电源电压都是+5V(?10%)。具有低功耗模式,可以将合成器置于空闲模式(除控制部分外,所有的电路电源都关断),允许保留I2C传输数据和寄存器内的所存信息,从而可以快速

文档评论(0)

1亿VIP精品文档

相关文档