数字电路实验报告第七章触发器..docVIP

数字电路与逻辑设计基础实验 任课教师：陈志坚 实验名称：触发器（实验七） 云南大学 信息学院 一、实验目的 学习触发器逻辑功能的测试方法 进一步熟悉RS触发器、集成D触发器和JK触发器的逻辑功能及其触发方式 二、实验器材 直流稳压电源、数字逻辑实验箱 74LS00、74LS74、74LS76 、实验内容和1．基本RS触发器 基本RS触发器用与非门74LS00构成，按图7-1接好线。在输入端加上不同的信号，通过发光二极管观察电路输出端的状态。把结果填入自制的表中。 ?????? ??????????图7-1 基本RS触发器????????? 图7-2 D触发器的预置和清零功能 S Q 0 0 1 1 0 1 0 1 1 0 1 0 1 1 1 0 2．D触发器用带预置和清除的双D型触发器74LS74来测试上升沿触发集成D型触发器的逻辑功能。先按图7-2接线，在时钟脉冲的不同电平状态，改变预置端PRE和清除端CLR的信号，通过发光二极管观察触发器的输出状态。把结果填入自制的表中。然后，按图7-3接线，测试D触发器的逻辑功能。在D触发器的逻辑功能测试中，先将数据输入端D分别置入“0”或“1”，再用清零端CLR和预置端PRE分别将触发器的输出端清除为“0”或置位为“1”，最后再用单脉冲按钮向触发器的时钟输入端CLK发出脉冲的上升边沿和下降边沿，同时观察电路输出端Q的输出状态，把结果填入表7-1中。注意：清零和置位之后，清除端CLK和预置端PRE必须置成“1”状态。 ????????????????????图7-3 D触发器逻辑功能测试????? 7-4 JK触发器清除和预置功能的测试D触发器 k0(CLR) K3(PR) Q 0 0 1 1 0 1 0 1 1 0 1 0 1 1 1 0 (保持前一个状态) D触发器 表7-1 D CLK Qn+1 Qn＝0 Qn＝1 0 0 0 0 1 1 1 1 1 3．JK触发器 用带预置和清除的双JK触发器74LS76来测试下降沿触发集成JK触发器的逻辑功能。先按图7-4接线，改变预置端PRE和清除端CLR的信号，通过发光二极管观察触发器Q输出端的输出状态。把结果填入自制的表中。然后，按图7-5接线，测试JK触发器的逻辑功能。 图7-5 JK触发器逻辑功能测试?触发器 表7-2 J K CLK Qn+1 Qn＝0 Qn＝1 0 0 0 1 0 1 0 1 0 0 1 0 0 1 1 1 1 1 1 0 1 0 在JK触发器的逻辑功能测试中，先将数据输入端J、K分别置入00、01、10或11，再用清除端CLR和预置端PRE分别将触发器的输出端清除为“0”或置位为“1”，最后再用单脉冲按钮向触发器的时钟输入端CLK发出脉冲的上升边沿和下降边沿，同时观察电路输出端Q的输出状态，把结果填入表7-2中。、思考题 RS触发器“不定”状态的含义是什么？⑵ 指出图7-7的电路是什么功能，并画出时序图。 图7-7 思考题电路 1