数字逻辑试卷..docVIP

密封线内禁止答题 密封线内禁止答题 REF bb \* MERGEFORMAT 数字逻辑电路测试与设计 项目二 单元测试卷 第 PAGE 2 页 共 NUMPAGES 4 页 DATE \@ yyyy-MM-dd \* MERGEFORMAT 2010-06-08 班级： 班级： 姓名： 学号： . 密封线内禁止答题 REF bb \* MERGEFORMAT 数字逻辑电路测试与设计 项目二 单元测试卷 第 PAGE 1 页 共 NUMPAGES 3 页 DATE \@ yyyy-MM-dd \* MERGEFORMAT 2010-06-08 数字逻辑考试试卷 2008 / 2009 学年第_2_学期 项目二 测试卷 课程名称： 数字逻辑电路测试与设计 考试时间：120分钟 命题人 审批人 年 月 日 使用班级： 考试成绩： 。 题号 一 二 三 四 五 六 七 八 九 十 总分 阅卷人 得分 填空题（共40分　每空2分） 1、组合逻辑电路的输出只与当前的 有关，而与电路前一时刻的状态 。 2、将给定的二进制代码转换为一定规律的控制信号的过程，称为 。 3、编码器一般可分为 和 。按编码形式可分为 （如74LS148）和 （如74LS147）。 4、与共阴极LED数码管相连接时，应选择输出 电平有效的显示译码器。 5、当输入到显示译码器CD4511的二进制码为1101（D、C、B、A）时，其共阴极LED数码器应显示 。 6、门电路由于竞争而产生的错误输出（尖峰脉冲）的现象称为 。 7、用二进制代码表示数字、代码和某种信息的过程，称为 。 8、能够从多路数据中选择一路进行传输的电路称为 。 9、下图是八人抢答器中的锁存与解锁电路，试填写文字完整说明锁存与解锁的原理。 填空8的图 当开关J9按下片刻时，U1(74LS373)的EN端的电平为 （填高电平/低电平），U1处于 （填锁存/解锁）状态。此时U2的输出为 （填高电平/低电平），此时U1(74LS373)的EN端的电平变化为 （填高电平/低电平），从而保证了U1处于 （填锁存/解锁）状态。当输入某开关按下时，U2的输出为 （填高电平/低电平），此时(74LS373)的EN端的电平为 （填高电平/低电平），此时的U1处于 （填锁存/解锁）状态。保证了抢答的唯一性。 　74LS373功能真值表 (output control) EN Enable D output L H H H L H L L L L × H × × Z 二、判断题：（共20分，每空2分） 1、组合逻辑电路的设计是组合逻辑电路分析的逆过程。（ ） 2、优先编码器的输入信号是互相排斥的，不允许多个输入信号同时有效。 （ ） 3、10-4线BCD码优先编码器74LS147有10个输入端。（ ） 4、74LS373属于组合逻辑电路器件。 （ ） 5、译码器、数据选择器可以实现组合逻辑函数功能。 （ ） 6、74LS138三个控制端有一个无效时，禁止芯片译码，输出为高阻。 （ ） 7、全加器、译码器、编码器、数据选择器都是组合逻辑电路。（ ） 8.、优先编码器74148输入，则编码器输出为 （ ）。 9、两个半加器可以组成一个全加器。 （ ） 10、将异或门代替非门使用，则另一个输入端应接高电平 （ ）。 三、分析设计题：（共40分） 1、试分析：若八人抢答器中LED的数码管不显示，可能会是什么原因引起的？（10分） 2、用73LS139实现全加器逻辑功能，写出设计步骤并画出电路图。（10分） 3、试利用7