02_MCS51的结构幻灯片.pptVIP

MCS-51的结构 CPU结构 1）运算器 CPU结构 CY－高位进位标志，8位运算产生进位或借位 AC－辅助进位标志，半字节进位标志 F0－用户定义标志位 RS1，RS0－选择工作寄存器区 OV－溢出标志位，用于带符号数运算的溢出 P－奇偶校验标志位，A寄存器中奇偶性判别（1的个数为偶数，P＝0） CPU结构 1、17条位处理操作指令； 2、以CY为核心的独立位处理机； MCS-51存储器结构 程序存储器（ROM）－存放程序和始终保留的数据。 数据存储器（RAM）－存放程序运行中所需要的常数和变量。全局数据也可以放在RAM中。 HARVARD结构：程序存储器（ROM）、数据存储器（RAM）分开，各有各的寻址系统、控制信号和功能。 8051存储器映象 程序存储器 程序存储器以PC（程序计数器）作为地址指针，可寻址空间为64K（0000H－FFFFH）字节 8051/8751单片机内部分别驻留4K（0000H－0FFFH）字节的ROM/EPROM 8031则没有片内程序存储器 /EA＝1 程序从片内ROM开始执行，当PC值超过ROM容量时会自动转向外部存储器空间。 /EA＝0 程序从外部存储器开始执行 8031的/EA脚? 51系列单片机复位后PC＝0000H，系统从0000H开始执行程序。 安排一条跳转指令。 0003H－0032H单元被保留专用于中断服务程序（入口地址）。 每个中断服务程序有8个字节存储单元，一般不够，故此8个单元通常放一条跳转指令，指向被实际分配的中断服务程序段。 中断服务程序首地址： 外部中断0 0003H 定时器0溢出中断 000BH 外部中断1 0013H 定时器1溢出中断 001BH 串行口中断 0023H 数据存储器 MCS－51系列单片机的数据存储器在物理上分为两个地址空间 00H－7FH（0－127） 128字节RAM区 80H－FFH（128－255） 128字节专用寄存器区 四个通用寄存器区，每个区有8个工作寄存器R0－R7。 任一时刻只有一个工作寄存器区有效，通过对PSW的D4D3的修改，选择一个任意工作寄存器。（00，01，10，11） 位寻址区（20H－2FH）16个字节。 16×8＝128位，每一位都有一个位地址，范围为：00H－7FH，位地址区也可作为一般的RAM使用。 位地址是51单片机的特点。 用户RAM区（30－7FH ）数据缓冲区 在此区域中，用户能以存储单元（字节）形式使用。通常将堆栈建立在此区域中。 内部RAM高128字节（80H－FFH） 专用功能寄存器SFR 具体执行功能：锁存器、定时器、串行口数据缓冲器、各种控制寄存器、状态寄存器等。 常用专用功能寄存器 累加器A（最常用专用寄存器） 暂存寄存器，用于提供操作数和存放运算结果。直接与内部总线相连。一般信息传递和交换都要通过A。 寄存器B 乘法指令两个操作数分别取自A、B,其结果放在A、B寄存器中。 堆栈指针 SP 数据指针 DPTR 16位寄存器，DPH，DPL 用来访问外部RAM的地址寄存器，地址范围64K。 端口P0－P3专用寄存器P0－P3 端口名和寄存器名对应 可采用直接寻址方式参与操作。MOV A，P0 串行数据缓冲器 SBUF 存放发送或已经接收的数据。虽然用一个缓冲器99H，但却以两个独立的缓冲器出现。一个发送，一个接收 定时器/计数器 两个16位定时/计数器T0、T1。各有两个8位独立寄存器组成，TH0，TL0，TH1、TL1。 并行I/O口 8051有4个8位并行接口P0－P3，共32根I/O线。 具有双向I/O功能，均可以作为数据输入/输出使用。 接口内部有一个8位数据输出锁存器、一个输出驱动器和一个数据输入缓冲器，因此，CPU数据从并行I/O接口输出时可以得到锁存，输入可以得到缓冲。 P0口 1锁存器，2个三态输入缓冲器、1个输出驱动电路和一个输出控制电路组成。 输出驱动电路由一对FET（场效应管）T1，T2组成。 输出控制电路由一个与门电路、一个反相器和一路多路开关MUX组成。 数据输入时（读P0），有两种情况： 读引脚：读芯片引脚上的数据，“读引脚”缓冲器打开，通过内部数据总线读入；MOV指令的读操作 读端口：通过打开锁存器缓冲器读锁存器Q的端口。作为地址/数据复用口使用； P0口特点： 用作I/O口，真正双向口：输出锁存、输入高阻抗缓冲（需先置1），每根线可独立定义输入/输出。 用作I/O口时，与其他口的区别在于：输出时为漏极开路输出，与NMOS电路接口必须用电阻上拉，才有高电平输出，输入时为悬浮状态，为一个高阻抗的输入口。 当P0口用作Add/Data线后，就不能作为I/O口使用。 用做Data/Add复用总