电子封装技术第4章.pptVIP

4.3.6 表面贴装器件（SMD）的特点 一、优势： ① SMD的体积小、重量轻、所占基板面积小，因而封装密度高。 一般表面贴装器件（SMD）占基板面积是插装器件所占面积的25％～40％，SMD所占空间高度是插装器件的40％～85％。重量差别更大，SMD是插装器件的4.5％～13.5％。还有SMD只占基板的一面，而插装器件占两面。 ② 与插装器件相比，具有优异的电性能。 因为SMD引脚短或无引脚，所以寄生电感、电容小，噪声小，信号传输快。64只引脚的PLCC的传输延迟仅为插装器件的15％。 ③ 适合自动化生产 SMD小而轻，形状规则，安装机器拾起和放下更容易。一机可以安装多种SMD；而插装器件大而重，引脚形状多样，需要多种插装机。而且为便于各种插装机器操作，往往要使印刷线路板的面积扩大40％左右。 ④ 降低生产成本 使用SMD大大减少印刷线路板的钻孔，SMD器件生产还可减少引脚打弯整形工作量，提高生产效率和降低成本。 ⑤ 能提高可靠性 因直接安装在印刷线路板上，减少连接故障，因安装紧靠，耐机械冲击，耐高频振动。提高了焊接质量，焊接缺陷率低。 ⑥ 更有利于环境保护 使用的原料少，提高了原材料的利用率，减少了废弃物，更有利于环境保护。 二、SMD的不足 SMD由于封装密度高，线路板功率高，散热是个大问题。SMD器件与线路板热膨胀系数匹配是个问题，会导致焊点裂纹或开裂。 20世纪70年代，芯片封装基本都采用DIP（Dual ln-line Package，双列直插式封装）封装，此封装形式在当时具有适合PCB（印刷电路板）穿孔安装，布线和操作较为方便等特点。 DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(SIC)均采用这种封装形式，其引脚数（即引线数）一般为4～64个,多的也不超过100个。产品呈系列化、标准化、品种规格齐全,至今仍然大量沿用。 4.2.3 DIP双列直插式封装 采用DIP封装的CPU芯片引脚节距有2.54mm和1.78mm两种，一般需要插入到具有DIP结构的芯片插座上使用。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。 DIP封装主要有陶瓷全密封型DIP（CDIP）、塑封型DIP（PDIP）和窄节距DIP（SDIP）等。 1. CDIP的封装技术 CDIP封装又分为陶瓷熔封DIP和多层陶瓷DIP，均是由底座（或基板）和盖板将芯片封装。 CerDIP封装结构除了芯片外由底座、盖板和引线框架三个零件构成。这种封装不需在陶瓷上金属化（用金属引线框架代替金属化布线，框架中与芯片键合的部分涂覆铝），烧结温度低，一般为500℃，因此成本很低。 陶瓷熔封DIP（CerDIP） 6. 镀Ni-Au或Sn。 1. 将陶瓷粉末、润滑剂和粘接剂的混合物压制成需要的形状，烧结成瓷，以此方法制作底座和盖板。 2. 将玻璃浆料分别印刷到底座和盖板上，烧结（使玻璃与陶瓷粘接）。 3. 将陶瓷底座加热，使玻璃熔化，将引线框架埋入玻璃中。 4. 芯片粘接于框架上，并引线键合（将芯片焊区与框架连接）。 5. 将涂有低温玻璃的盖板与装好IC芯片的底座组装，熔化玻璃以达到密封。 底座 盖板 引线框架 芯片 涂有低温玻璃的底座和盖板 焊接处覆Al的引线框架，IC芯片与引线键合 封装、电镀并切断引线 多层陶瓷DIP封装技术 多层陶瓷封装与CerDIP工艺不同，其基板是由流延法制备的多层瓷片压制而成，且不需要引线框架，而是由每一层瓷片的金属化和基板侧面钎焊引脚代替。 1. 配流延浆料。 2. 流延成型多片生瓷片，并烘干。 3. 冲腔体和层间通孔（对生瓷片表面或内部进行加工，金属化后形成金属布线），并对通孔金属化。 4. 每层生瓷片丝网印刷W或Mo金属化，并把多层生瓷片叠层。 5. 在一定温度和压力下层压。 6. 在一定温度下切割规整。 7. 叠层侧面金属化印刷（侧面钎焊的引脚通过侧面金属化与基板焊区连通）。 8. 排胶，并在气氛中于1550～1650℃将叠层瓷片烧结为熟瓷体。 9. 金属化并电镀或化学镀Ni。 10. 钎焊封口环和外引脚。 11. 镀金，并对外壳进行检测。 12. 安装芯片—引线键合— 检测—封盖—检漏—成品测试—打印、包装。 塑料封装工业自动化程度高，工艺简单，成本低廉，外壳是非密封性的塑料外壳。 塑封用的树脂要具备如下特性： 1）树脂要尽可能与所包围的各种材料的热膨胀系数CTE相近，即可以通过增加添加剂的方法使其与Si、引线框架（铜合金）、Au丝等的CTE相近。 2）工