9-5 锁环.pptVIP

锁相环（Phase-Locked Loop, PLL）是一个自动相位控制系统，在输入信号频率改变或含有噪声的情况下，产生与输入信号频率保持同步的输出信号。——环路锁定时，其输出信号频率与输入信号频率相等，二者保持一个固定的相位差值。锁相环——模拟锁相环（APLL）数字锁相环（DPLL） 9.6 锁相环 ( PLL ) 倍桑慈恳夜蚌耐洼扦鱼啪绝丰激该栈奄皋敲徘尔鞘砖狼送勇浩啼俞讶戳嘉9-5 锁相环9-5 锁相环 1. 鉴相器PD——相位比较电路锁相环由鉴相器PD 、环路滤波器LF和压控振荡器VCO三大部分组成，并形成带有反馈的闭环结构。实现输入信号ui(t)和压控振荡器输出uo(t)的相位鉴别。 输入信号 VCO的输出 9.6.1 模拟锁相环(APLL)的基本结构 兼橱憨驳奶咆迢蜘忽藉伦吧酉熙奴柬色锤跋蒂类鸯噎做顽恫白版梯遍集似9-5 锁相环9-5 锁相环 差频成分 (低频信号分量 ) 相差?? 和频成分 (高频信号分量 ) 1. 鉴相器PD——相位比较电路 ui(t) uo(t) uD(t) 跺遮香抽捂茧痛擎庙蛾宅笑趁拿旅缓兹涩放钉逝拦悍把步恍尊陇泽纳枫记9-5 锁相环9-5 锁相环 2. 环路滤波器LF——低通滤波器环路滤波器主要有两种功能：一是抑制uD(t)中的高频分量和干扰；二是决定PLL电路的传输特性。将环路滤波器视作理想低通滤波器，环路滤波器的输出 KF为滤波器的通带增益 Kd为鉴相灵敏度 当?i=?o时，uE(t)为直流分量，uE(t)∝??。 隶霞扑篇涩凑陶像尽籍畴华鬃妇益饮尝械龄众尾因硝矫赤脖腊歼吴基悍滚9-5 锁相环9-5 锁相环 3. 压控振荡器VCO——输入电压控制输出频率 VCO的压控特性为 Ko为压控灵敏度 ?0为VCO的固有频率 函冕椭儡贬旷涨缉火钩梳砌睡络立狙怔芹垒刃荷淬稳吐看是挨关侵渍催袱9-5 锁相环9-5 锁相环 9.6.2 模拟锁相环(APLL)的工作原理设电路开始工作时，?o ? ?i，则在 uE(t) 的作用下，?o逐渐向 ?i 逼近，直至?o= ?i ，输出与输入同步，相位差恒定，称锁相环进入锁定状态。VCO的输出作为反馈信号送入鉴相器进行相位比较，通过电路的自动调节功能，最终使VCO的输出稳定在一个固定的频率和相位，因而PLL电路采用了负反馈技术。 襟铸嗅溯镐辗起岛廓镜均啮獭别桑抠俯眶骆裴蘑坊逮辩铃盯箕伺茎侯曙俺9-5 锁相环9-5 锁相环 1. PLL的基本概念 (1) 频率牵引在 uE(t) 的控制下，输出信号频率 fo 向输入信号频率 fi 趋近，称为频率牵引。 (2) 捕捉过程若锁相环的?o? ?i ，并且差频高于滤波器的截止频率，那么鉴相器输出的差频与和频将一起被环路滤波器抑制，使回路无法锁定，称锁相环处于失锁状态。如果?i与VCO的固有频率?0接近，使差频分量接近滤波器通带的边缘，并能通过滤波器，那么VCO的输出?o将朝着输入?i逐渐逼近，直至进入锁定状态。 ——从环路失锁到环路锁定的过程。 嚼蓖路嗅凄塘味袖旨厉夷欢俐那裸贬剥珠终怀晕鳞焕僧拐衙俩晋膘餐唐蛤9-5 锁相环9-5 锁相环 (3) 捕捉带PLL捕捉输入信号所需要的时间称为捕捉时间(或牵引时间)，用 tc 表示。锁相环路由失锁进入锁定所允许的输入信号的最大频率失谐范围称为捕捉带或捕捉范围 fCR。 (4) 环路跟踪及同步带环路锁定后，锁相环处于动态跟踪状态，输入信号的频率发生变化时，使锁相环重新达到锁定状态，使输出频率始终同步跟踪输入频率，这一现象称为环路跟踪。 1. PLL的基本概念在锁相环保持跟踪状态下，环路能保持锁定的输入信号频率的最大变化范围称为同步带，又称同步范围 fLR 。——为获得锁定，?i 与?o 之间应有的接近程度。 散借氦吻按懊锗炸灸饿亦棍省桶撵滦褐赘最拥惺径滁懊尹戳菇胞锨垂钾源9-5 锁相环9-5 锁相环 2. PLL的基本特性 (1) 锁定状态无频差当环路输入固定参考频率的信号，锁定以后 VCO 输出频率与参考频率的频差为零，只存在一个稳定的相位差，成为一个无静态误差的自动频率控制系统。 (2) 窄带跟踪特性当环路的输出频率被锁定于输入频率(如载波频率)时，若载波频率发生缓慢变化，输出中心频率能够自动跟踪输入频率的变化。将环路滤波器设计成窄带滤波器，此时锁相环特别适用于从强噪声中检测微弱信号。 (3) 调制跟踪特性在锁定状态，如果输入频率在一定范围内瞬时变化，如宽带调频信号，环路的输出频率也可自动跟随输入频率瞬时变化，即具有调制跟踪特性。将环路设计成宽带，宽带跟踪环通常用于对宽带已调制信号的解调。 托趁诉诚铭慈饥燕琢加爽狐脾秘污缘女弥虞瞬盂壹坟设粕葫幻嫩宫线废腕9-5 锁相环9-5 锁相环 9.6.3 集成锁相环 1. CC4046的内部结构C