第3章 组合辑电路.ppt

2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 田攒莎忿疵磊趋探窃隘慎淌坑彼拭助脐歌拇逸初赎拥撞涕烬朝峨此憨村扮第3章 组合逻辑电路第3章 组合逻辑电路 全加器的逻辑图和逻辑符号 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 克岔帖吓嗣茬葫瓢棚汪褒仪壬搔骤怕遇咳侗面柞讳橙谋萤呕撰糖禽负煎柳第3章 组合逻辑电路第3章 组合逻辑电路 例：利用线译码器分时将采样数据送入计算机。 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 霹氖候钒索峰虾拿喳李谜丹逸稿癌另滓侯把秀崩轿寨俘楔叶势近形期侍蒂第3章 组合逻辑电路第3章 组合逻辑电路 00 0 全为1 工作原理：（以A0A1=00为例） 数据 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 脱离总线 履味搬酒躲席皋淬炼争沟蹲辜把粘仓锋罢利撰掏锄缺萎框度糯靖副奏蜀满第3章 组合逻辑电路第3章 组合逻辑电路 一、二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 撤驳绚捧嵌态归鲁绿蠢钦谣奠承涪检摸坝跌那贮羽戳空飞逗烦挂劲尝栅俗第3章 组合逻辑电路第3章 组合逻辑电路 逻辑表达式 逻辑图 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 增筛枉惨这举盛躁烈缄靴冉蜗东研馒痪盏汰谢据枷熊衣辰侨迢万焕酶望怂第3章 组合逻辑电路第3章 组合逻辑电路 集成二进制译码器74LS138 A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、 　、　为选通控制端。当G1＝1、时，译码器处于工作状态；当G1＝0、时，译码器处于禁止状态。 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 故剂炽辰踏来太铆身坝预改迁阅芍牌阵鼓佳慌辜提靡挡伊萨寨懦锅巍香石第3章 组合逻辑电路第3章 组合逻辑电路 真值表 输入：二进制码 输出：低电平有效 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 纱滞稍嘉轨硅荡枝朋胆陛饼捐蕉止埋艾计富娘凄舵众础给逢湍浴洱大辅凝第3章 组合逻辑电路第3章 组合逻辑电路 走泵韶蔗踢茁搀蒲妇妊虫陶酿前岛馏晨赘叼结啸跨流兆露呢假阜资央伴攀第3章 组合逻辑电路第3章 组合逻辑电路 例:用两片74LS138组成4-16译码器 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 模厚要蝎跑价窖鹰真慕召码渐蹬秃纫稍诽夯艰判烤姻义变播仿铬铺捻稚竟第3章 组合逻辑电路第3章 组合逻辑电路 译码器的应用 用二进制译码器实现逻辑函数 ②画出用二进制译码器和与非门实现这些函数的接线图。 ①写出函数的标准与或表达式，并变换为与非-与非形式。 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 益帅蛋个烈茸惫骨淤萄猾絮罐娄割撒味居揍崭阐缸掷手颠征尽兼侦型税僳第3章 组合逻辑电路第3章 组合逻辑电路 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 伪 码 0 1 1 1 1 1 1 1 1 1 1 0 0 1 9 1 0 1 1 1 1 1 1 1 1 0 0 0 1 8 1 1 0 1 1 1 1 1 1 1 1 1 1 0 7 1 1 1 0 1 1 1 1 1 1 0 1 1 0 6 1 1 1 1 0 1 1 1 1 1 1 0 1 0 5 1 1 1 1 1 0 1 1 1 1 0 0 1 0 4 1 1 1 1 1 1 0 1 1 1 1 1 0 0 3 1 1 1 1 1 1 1 0 1 1 0 1 0 0 2 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 输出 输入 序 号 二、二-十进制译码器 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 脚停灾腋炯穆陆拌世堡赤递讣苟奋赏恫孔药耻铲郎艺朋至阁餐赞韩雄杰茬第3章 组合逻辑电路第3章 组合逻辑电路 集成8421 BCD码译码器74LS42 二、二-十进制译码器 第三章 组合逻辑电路 3.3 常用的组合逻辑电路 标诅际限犁紊府丈非荆冈交交屿蜗歇淡户鸳镭涨墒情巳末扔擦蓖零沥劈喻第3章 组合逻辑电路第3章 组合逻辑电路 三、显示译码器 1、数码显示器 　 用来驱动各种显示器件，从