数字锁相环取同步信号实验.docVIP

实验三十四数字锁相环提取同步信号实验 一、实验目的 1．学习数字通信中位同步恢复的重要性2．位同步恢复的主要技术指标3．了解数字通信位同步恢复的各种方法4．设计一个数字锁相环提取同步信号电路5．了解数字锁相环提取同步信号的优缺点6．用CPLD/FPGA进行位同步信号提取实验。 二、实验仪器与设备 1．THEXZ-2型实验箱、数字锁相环提取同步信号实验模块2．20MHz双踪示波器、万用表三、实验原理1．位同步的重要性 数字通信中，除了有载波同步的问题外，还有位同步的问题。因为信息是一串相继的信号码元的序列，解调时常需知道每个码元的起止时刻。因此，接收端必须产生一个用作抽样判决的定时脉冲序列，它和接收码元的终止时刻应对齐。我们把在接收端产生与接收码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同步脉冲或位同步脉冲。要使数字通信设备正常工作，离不开正确的位同步信号。如果位同步脉冲发生严重抖动或缺位，则使数字通信产生误码；严重时使通信造成中断。影响位同步恢复的主要原因：①输入位同步电路的信号质量；②信号的编码方式：码元中存在长连0”或长连1”。在实际通信系统中为了节省传输频带和减小对邻近频道的干扰，一般采用限带传输。也就是将调制信号在基带中进行滚降处理或在中频将已调信号进行中频滤波器成形。这样的信号经过传输和解调器解调，如QPSK系统则输出是