- 1、本文档共11页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一、概述
随着电子技术的飞跃发展,社会发展步入了信息时代,随着信息时代对人才高素质和信息化的要求,随着高等教育发展的趋势,人们的生活水平提高,对精神文明生活的要求也跟着提高,这对电子领域提出来更高的要求。
电子学是一门应用很广泛的科学技术,发展及其迅速。要想学好这门技术,首先是基础理论的系统学习,然后要技术训练,进而培养理论联系实际的能力,设计电路的能力,实际操作的能力,以及培养正确处理数据、分析和综合实验结果、检查和排除故障的能力。同时也加深我们对电子产品的理解。
数字动态扫描显示电路作为此次课程设计的课题,我们采用一般意义上的设计方案,即采用集成芯片构成电路。
数字电路具有很多优点:
便于高度集成化。由于数字电路采用二进制,因此单元电路的结构简单,允许电路参数有较大的离散性,便于集成。
工作可靠性高,抗干扰能力强。数字信号用二进制表示,数字电路的识别能力强。
数字信息便于长期存放。
数字电路集成产品多,通用性强,成本低。
保密性好。数字信号容易进行加密处理,不易被窃取。
方案论证
数字动态扫描显示电路的原理框图如图1所示:
图1 数字动态扫描显示电路的原理框图
方案一:节拍发生器使用八进制约翰逊计数器4022来实现,这里只要求能够动态显示四位数据,所以使用4022的Y0、Y1、Y2、Y3的四个输出端,由清零端CR控制Y0-Y3四个引脚轮流输出高电平。
方案二:节拍发生器使用计数器74LS161、译码器74LS138以及反相器连接而成。555定时器构成的多谐振荡器作为时钟脉冲,驱动74LS161计数,译码器74LS138的C引脚接地,A、B引脚与74LS161的QA和QB相连,所以74LS138的、、、四个输出端经过反相器轮流输出高电平。
本实验采用的是方案二,其工作原理为:数字动态扫描显示电路是由固定频率的信号作为节拍发生器的时钟,由它控制节拍发生器各引脚的输出,使各引脚不断的轮流输出高电平影响各位驱动数码管的译码器,只有在和译码器相连的引脚输出为高电平时,此译码器驱动的数码管发光,否则数码管不发光。当各引脚输出高电平的频率达到一定程度时,感觉不到数码管的闪烁,从而保护了数码管并且不会影响数据显示。
电路设计
1.振荡电路
为了避免出现闪烁的现象,扫描频率不能太低,人眼的临界闪烁是50Hz,一般可将显示位数乘以50Hz,作为节拍发生器的时钟。
多谐振荡电路如图2所示:
图2 多谐振荡电路
多谐振荡器是一种能产生矩形波的自激振荡器,也称矩形波发生器。“多谐”指矩形波中除了基波成分外,还含有丰富的高次谐波成分。多谐振荡器没有稳态,只有两个暂稳态。在工作时,电路的状态在这两个暂稳态之间自动地交替变换,由此产生矩形波脉冲信号,常用作脉冲信号源及时序电路中的时钟信号。用555定时器构成的多谐振荡器,图中的电容C1,电阻R5和R6作为振荡器的定时元件,决定输出矩形波正、负脉冲的宽度,电容C2为滤波电容。
这里选用555振荡器构成的多谐振荡器输出的脉冲作为节拍发生器的时钟,多谐振荡器的周期。
节拍发生器
节拍发生器采用计数器74LS161、译码器74LS138以及反相器连接而成,电路如图3所示:
图3 节拍发生器
当时钟脉冲开始输入时,74LS161的输出QD~QA为0000~1111循环变化,QB、QA从00~11循环变化。因为只有四个数据输出,所以74LS138的A、B引脚与74LS161的QA和QB引脚相连,C引脚常接低电平,则译码器的输入端C、B、A的输入为000~011循环变化,所以、、、引脚依次输出低电平,经过反相器输出高电平控制7448译码器的消隐输入端。
74LS161是常用的四位二进制可预置的同步加法计数器。如图4所示:
图4 74LS161逻辑功能示意图
74LS161的逻辑功能如表1所示:
表1 74LS161逻辑功能表
工作状态 × 0 × × × 置零 ↑ 1 0 × × 预置数 × 1 1 0 1 保持 × 1 1 × 0 保持(C=0) ↑ 1 1 1 1 计数 输入 输出 G1 C B A 0 × × × × 1 1 1 1 1 1 1 1 × 0 × × × 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 表2 74LS1
文档评论(0)