第8章 组合逻辑电路解说.ppt

8.1.1 组合逻辑电路的分析1.分析的目的根据给定的逻辑电路图，经过分析确定电路能完成的逻辑功能。有时分析的目的在于检验新设计的逻辑电路是否实现了预定的逻辑功能。2.分析的方法（1）由逻辑图写出各输出端的逻辑表达式（2）化简和变换各逻辑表达式，求出最简函数式（3）列出真值表（4）逻辑功能分析 8.1 组合逻辑电路的分析与设计 第8章 组合逻辑电路 （2）列出函数的真值表。(略） （3）逻辑功能分析。 由真值表可知，当输入变量A、B、C同时为1或0时，输出变量Y为0，由此可确定该电路是判断三个变量是否一致的电路。 8.1.1 组合逻辑电路的分析 【例8.1.1】分析图8.1.1所示电路的逻辑功能。 图8.1.1 例题8.1.1图 解：（1）写出该电路输出函数的逻辑表达式。因逻辑表达式比较简单，可将化简步骤省略。组合逻辑电路的设计一般按以下几个步骤进行： （1）分析题意写真值表。根据设计要求，首先确定输入变量和输出变量，并对它们进行逻辑状态赋值，确定逻辑1和逻辑0所对应的状态，然后列写真值表。在列真值表时，不会出现或不允许出现的输入变量的取值组合可不列出。如果列出，就在相应的输出函数处画“×”号，化简时作约束项处理。 （2）根据真值表写出逻辑表达式。 （3）用卡诺图或公式法化简，求出最简逻辑表达式。 （4）根据简化后的逻辑表达式，画出逻辑电路图。 8.1.2 组合逻辑电路的设计【例8.1.3】交叉路口的交通信号灯有三个，分别是红、黄、绿三色。正常工作时，应该只有一盏灯亮，其它情况均属电路故障，试设计故障报警电路。解：（1）分析题意写真值表 设信号灯亮时用1表示，灯灭用0表示。报警状态用1表示，正常工作用0表示。 红、黄、绿三灯分别用A、B、C表示，报警电路输出用Y表示，列出真值表如表8.1.3所示。 8.1.2 组合逻辑电路的设计 8.1.2 组合逻辑电路的设计 A B C Y 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 表8.1.3　例8.1.3真值表 （2）根据真值表写出逻辑表达式 8.1.2 组合逻辑电路的设计 （3）根据真值表画出如图8.1.3所示的卡诺图 图8.1.3 例8.1.3的卡诺图 （4）根据简化后的逻辑表达式，画出逻辑电路图，如图8.1.4所示。 图8.1.4 例8.1.3逻辑电路图 8.2 常用的组合逻辑部件 8.2.1 加法器1.半加器进行二进制加法时，设两个加数为A、B，半加器的输出为S，向高位的进位为C，设计一个半加器的过程如下： （a）逻辑图（b）逻辑符号 图8.2.1 半加器逻辑电路和逻辑符号2.全加器设两个加数为An、Bn，低位的进位为Cn-1，全加器的输出为Sn，向高位的进位为Cn，则全加器如下。 8.2.1 加法器 (a) 电路(b) 逻辑符号 图8.2.2 全加器逻辑电路和逻辑符号3.多位加法器用多个全加器串接可以构成多位加法器，即要实现多位二进制数的加法，可以用多个一位全加器级联而实现，将低位片的进位输出信号接到高位片的进位输入端。图8.2.3所示的是一个4位二进制数的串行进位加法器。 图8.2.3 四位串行进位加法器 8.2.1 加法器将含有特定意义的数字或符号信息，转换成相应的若干位二进制代码的过程称为编码，具有编码功能的组合逻辑电路称为编码器。 8.2.2 编码器 图8.2.4 8421BCD码编码器逻辑图 8.2.3 译码器1.二进制译码器二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路，也称为变量译码器。若输入端有n位，则代码组合就有2n个，能译出2n个输出信号。常用的二进制译码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。 8.2.3 译码器 图8.2.6 74LS138符号图和管脚图 图8.2.5 74LS138逻辑图【例8.2.1】用一个3线—8线译码器74LS138实现函数 8.2.3 译码器 解：用一个3线—8线译码器再加上一个与非门就可实现函数Y，其逻辑图如图8.2.7所示。 图 8.2.7 例8.2.1的逻辑图2.二—十进制译码器（4线—10线译码器）二—十进制译码器（4线—10线译码器）是完成同一数据的不同代码之间的相互交换的电路，所以也称为码制变换译码器。用于将BCD码转换为十进制码，例如，8421BCD码—十进制码译码器、余3码—十进制码译码器等。 8.2.3 译码器 8.2.3 译码器 （a）符号图（b）逻辑图 图8.2.8 4线—10线译码器74LS423.显示译码器显示译码器是将数字、文字或符号的代码译成可以驱动显示器件显示数字、文字或